Richtiges Designen von Platinenlayouts: Unterschied zwischen den Versionen

Aus der Mikrocontroller.net Artikelsammlung, mit Beiträgen verschiedener Autoren (siehe Versionsgeschichte)
Wechseln zu: Navigation, Suche
K (Überarbeitung des Artikels)
K (→‎Weblinks: +DSE-FAQ, tote Links ans Ende, Kleinigkeiten)
 
(6 dazwischenliegende Versionen von 3 Benutzern werden nicht angezeigt)
Zeile 3: Zeile 3:
Da es zu jeder Regel meist auch einen Gegenbeweis geben kann, wird das spannend ;-).
Da es zu jeder Regel meist auch einen Gegenbeweis geben kann, wird das spannend ;-).


Zu den rein elektrischen Anforderungen kommen in den meisten Fällen noch mechanische und chemische sowie betriebswirtschaftliche Anforderungen hinzu.
Zu den rein elektrischen Anforderungen kommen in den meisten Fällen noch mechanische, chemische sowie betriebswirtschaftliche Anforderungen hinzu. Siehe auch diesen [http://www.mikrocontroller.net/topic/305443#3280240 Forenbeitrag].


== Vorgehen bei der Layouterstellung ==


Siehe auch diesen [http://www.mikrocontroller.net/topic/305443#3280240 Forenbeitrag (letzter Absatz)].
* Umrisse der Platine festlegen, dabei Bruchkanten eventueller Nutzen beachten
* Befestigungsbohrungen festlegen, dabei ausreichend Platz für Schraubenköpfe und Werkzeuge freihalten (Sperrflächen verlegen)
* Steckverbinder platzieren. Dabei den 3D-Zusammenhang mit anderen Platinen im Bezug auf Kabeldrehung und -knickung beachten, ggf. Steckverbinder um 180 Grad drehen, um Sonderkabel zu vermeiden. Steckverbinder auch nicht völlig am Rand platzieren, um Biegeradius von Flachbandkabeln und Zwischenraum zur Gehäusewand zu schaffen. Steckverbinder, welche direkt in einer Frontplatte enden, werden natürlich direkt am Rand platziert.
* Bauteile platzieren. Dabei zusammengehörige Bauteile bestmöglich nebeneinander platzieren. Die Luftlinien (engl. air wires) möglichst kurz und kreuzungsarm halten. Idealerweise erst die großen und hohen Bauteile festlegen, dabei Einbaumaße und -raum beachten, auch in Bezug auf die Wärmeentwicklung
* Kerkos so nah wie möglich am IC platzieren, Anschluss vom Kerko zum IC-Pin verlegen.
* Stromversorgung der ICs verlegen (zum Kerko, nicht zu IC), dabei Abstand zu Kanten und kritischen Signalen /-eingängen beachten. Ebenso [[Leiterbahnabstände | Kriechstrecken]] beachten
* Kritische Signale wie Takte, Sensoreingänge etc. möglichst ohne Lagenwechsel verlegen, ggf. guard lines verwenden
* Restliche Signale verlegen
* Masseflächen füllen
** Masseflächen können eine Schaltung deutlich verbessern, wenn sie richtig benutzt werden. Sie können aber auch genau das Gegenteil bewirken, wenn sie als automatisches Wundermittel betrachtet werden.
** Die Masseverbindung aller ICs muss auf ein- oder zweilagigen Platinen zunächst direkt verlegt werden.
** Erst wenn die Masse komplett verlegt ist, kann man die Massefläche auffüllen. Damit verhindert man, dass vielleicht ein IC nur über eine sehr dünne Verbindung angeschlossen wird, welche man in der Massefläche übersieht. Ebenso verhindert man, dass eine Masseverbindung von einem schnellen IC sehr lang wird und damit die Wirksamkeit der [[Kondensator#Entkoppelkondensator | Entkoppelkondensatoren]] leidet.
** Masseflächen sind nur dann wirklich wirksam, wenn sie möglichst durchgängig sind. Wenn sie durch viele Leitungen zerschnitten werden, sinkt ihre Wirksamkeit massiv und sie können sich zu einem [[EMV]]-Problem entwickeln (Abstrahlung von Energie, Streifen- und Schlitzantennen). Bei zweilagigen Platinen ist es aber kaum möglich, dass Masseflächen nicht zerstückelt werden.
** Bei zweilagigen Platinen kann man versuchen, die Signale möglichst nur auf einer Lage zu führen und bei Bedarf nur ganz kurze Brücken zum Überspringen von Signalen auf der anderen Lage zu verlegen. Damit wird die Massefläche weniger zerstückelt als beim Versuch, die Signale gleichmäßig auf die Ober- und Unterseite zu verteilen. Denn dabei einstehen auf beiden Seiten recht zerstückelte Masseflächen, welche nicht sonderlich wirksam sind.
** Bei Platinen mit vier oder mehr Lagen wird meist eine Lage für die Masse (GND) verwendet. Hier hat man den Luxus, dass man GND nicht manuell layouten muss, sondern einfach die ICs an die Massefläche anschließt. Aber Vorsicht! Bei Schaltreglern und Leistungsstufen für Motoren und Ähnlichem ist es oft besser bzw. notwendig, auf Masseflächen zu verzichten und statt dessen mit dicken Leitungen bzw. kleineren Polygonen die Ströme sternförmig zu führen.
** Des Weiteren ergibt sich bei Platinen mit vier oder mehr Lagen die Möglichkeit, auch die Spannungsversorgung ("+ Leitung") als Fläche auszuführen. Grundsätzlich gelten hierbei die gleichen Empfehlungen wie für die Masseflächen. Diese beiden Stromversorgungslagen sollten in dem Sinne, dass sie einen großen, verteilten Kondensator darstellen, der extrem impedanzarm ist, möglichst dicht zusammen liegen. Bei einem Multilayeraufbau mit vier Lagen wären das z.B. die beiden inneren Lagen. Zusätzlich sollten die beiden Lagen öfters mit keramischen Kondensatoren verbunden werden, mindestens an jedem IC zur Spannungsversorgung.
* Für die Bestückung und das Bedrucken mit Lotpaste sind Passermarken (engl. Fiducials) nötig. Diese Passermarken werden normalerweise als Kreuze oder besser als runde Pads (z.B 1mm) ausgeführt und von Kupfer freigestellt (2mm, Nicht in die Masseflächen einbeziehen). Die Passermarken werden dann von Lötstop freigegstellt und in der Lotpastenschablone (engl. stencil) mit eingebracht. Auf jede zu bestückende Seite sollten zwei Passermarken diagonal auf den Boards eingebracht werden.
*Der Bestückungsdruck wird am Ende ausgerichtet. Dazu sollte man nahezu alle Lagen ausblenden und nur die Lagen für Bestückungsdruck, Umrisse und Lötstopmaske anzeigen lassen. Dann richtet man die Beschriftungen so aus, dass sie neben den Bauteilen, aber nicht auf den Flächen der Lötstopmaske liegen, denn dort gehört die Lotpaste und später der Anschluss der Bauteile hin. Bei sehr dicht bestückten Platinen muss man den Bestückungsdruck teilweise oder vollständig weglassen. Dort platziert man die Bauteilbezeichnung direkt auf dem Bauteil. Damit kann man den Bestückungsdruck wenigstens auf Papier drucken und somit indirekt nutzen. Einige Profi-CAD-Programme haben dafür auch getrennte Ebenen (engl. Layer).
*'''<span style="color:#FF0000">So grob und einfach wie möglich und so fein wie nötig.</span>'''


== Do’s — Gutes Platinenlayout ==
== CAM Input und Produktion / Berücksichtigung von Technologiegrenzen ==
 
Um Platinen fertigungsgerecht zu layouten, ist es sinnvoll, in etwa zu wissen, was in der Leiterplattenfabrik gemacht wird, wie die Daten für die Produktion aufgearbeitet werden müssen, und wo dort Schwachstellen liegen, um diese nach Möglichkeit zu vermeiden, zu verringern oder zu umgehen. Diese Grenzen der Technologie sind "weich", das heisst, ab einem Grundlevel, ab dem eine fehlerfrei Produktion machbar ist, steigt mit zunehmenden Anforderungen der Ausschuss. Den kauft man zum einen mit d.H. man muss ihn im Rahmen der Kalkulation mitbezahlen, auch wenn er schon in der Fabrik weggegeworfen wird, und er muss mit, im Zweifelsfalle aufwändigen und auch nur begrenzt zuverlässigen Verfahren, aussortiert werden.
 
== Do's — Gutes Platinenlayout ==


* '''Berechne anhand der Ströme die minimale Breite der Leiterbahnen''' nach dem Erstellen des Schaltplans. Faustformel: 0,35mm können ohne nennenswerte Erwärmung mit einem Ampere belastet werden. Kritische Leitungen sollten als Vorgabe für den Layouter in der Zeichnung vermerkt werden. Weiteres siehe unter [[Leiterbahnbreite]].
* '''Berechne anhand der Ströme die minimale Breite der Leiterbahnen''' nach dem Erstellen des Schaltplans. Faustformel: 0,35mm können ohne nennenswerte Erwärmung mit einem Ampere belastet werden. Kritische Leitungen sollten als Vorgabe für den Layouter in der Zeichnung vermerkt werden. Weiteres siehe unter [[Leiterbahnbreite]].
* '''Halte die Leiterbahn möglichst kurz.''' Jeder Leiterzug wirkt wie eine Antenne, welche Störungen aussendet und empfängt, außerdem wird die PCB dadurch unnötig groß.
* '''Halte die Leiterbahn möglichst kurz.''' Jeder Leiterzug wirkt wie eine Antenne, welche Störungen aussendet und empfängt, außerdem wird die PCB dadurch unnötig groß.
 
* '''Nutze die freien Flächen zwischen den Leiterzügen und verbinde sie mit einer Masse.''' So kann man Einstrahlung dämpfen und oft auch die Abstrahlung vermindern. Vermeide aber freie Kupferflächen, die nicht an GND angeschlossen sind. Masseflächen können eine Schaltung deutlich verbessern, wenn sie richtig benutzt werden. Nur der Experte kann beurteilen, ob sie genau das Gegenteil bewirken, wenn sie als automatisches Wundermittel betrachtet werden.
* '''Nutze die freien Flächen zwischen den Leiterzügen und verbinde sie mit einer Masse.''' So kann man Einstrahlung dämpfen und oft auch die Abstrahlung vermindern. Vermeide aber freie Kupferflächen, die nicht an GND angeschlossen sind.
* '''Ein Keramikkondenstor für jeden IC:[[Kondensator#Entkoppelkondensator | Blockkondensatoren]].''' Für jeden VCC-Pin o.ä. ist ein 100nF oder 47nF Keramikkondensator einzusetzen. Der Keramikkondensator stellt bei digitalen ICs die meiste Energie im Schaltmoment des ICs zur Verfügung. Allerdings funktioniert das nur dann im ständigen Betrieb, wenn der KerKo bis zum nächsten Takt aus einer niederohmigen Quelle - z.B. einem Elko - unterstützt wird. Wichtig ist auch, daß die Versorgungsleitung in einem Zug ZUERST zum Kerko, und dann vom Kerko zum IC-Pin geroutet wird (keine "T-Verbindung"), dann wird die meiste Energie des Schaltmomentes aus dem Kerko entnommen.  
 
* '''Ein Keramikkondenstor für jeden IC:[[Kondensator#Entkoppelkondensator | Blockkondensatoren]].''' Für jeden VCC-Pin o.ä. ist ein 100nF oder 47nF Keramikkondensator einzusetzen. Der Keramikkondensator stellt bei digitalen ICs die meiste Energie im Schaltmoment des ICs zur Verfügung. Allerdings funktioniert das nur dann im ständigen Betrieb, wenn der KerKo bis zum nächsten Takt aus einer niederohmigen Quelle - z.B. einem Elko - unterstützt wird. Des Weiteren bitte auf die richtige Platzierung und Leiterbahnführung achten. Der Kerko muss mit minimalem Abstand zum IC platziert werden. Wichtig ist auch, daß die Versorgungsleitung in einem Zug ZUERST zum Kerko, und dann vom Kerko zum IC-Pin geroutet wird (keine "T-Verbindung" - , nur dann ist sichergestellt, daß die meiste Energie aus dem Kerko entnommen wird.  
 
* '''Digitale und analoge Signale getrennt routen und nur in einem Punkt verbinden.''' Und zwar idealerweise am [[AD-Wandler]], falls dieser vorhanden ist, sonst in der Nähe des Spannungsreglers. Eine Massefläche für analoge und digitale Schaltungsteile sollte durchgängig sein, getrennte Masseflächen sind nur in sehr seltenen Fällen sinnvoll.  
* '''Digitale und analoge Signale getrennt routen und nur in einem Punkt verbinden.''' Und zwar idealerweise am [[AD-Wandler]], falls dieser vorhanden ist, sonst in der Nähe des Spannungsreglers. Eine Massefläche für analoge und digitale Schaltungsteile sollte durchgängig sein, getrennte Masseflächen sind nur in sehr seltenen Fällen sinnvoll.  
* '''Nutze die Anschlüsse der bedrahteten(!) Bauelemente für Durchkontaktierungen. Besser und für Dich leichter ist jedoch eine PCB mit DuKos'''
* '''Nutze die Anschlüsse der bedrahteten(!) Bauelemente für Durchkontaktierungen. Besser und für Dich leichter ist jedoch eine PCB mit DuKos'''
* Leitungen immer mittig zwischen Pads von Bauteilen durchführen, damit werden die Abstände maximiert.
* Leitungen immer mittig zwischen Pads von Bauteilen durchführen, damit werden die Abstände maximiert.
* '''Nutze Lötstoplack, das erleichtert das löten von z.B. Leiterbahnen zwischen zwei IC-Pins, und macht SMD für viele erst sinnvoll möglich'''
* '''Nutze Lötstoplack, das erleichtert das löten von z.B. Leiterbahnen zwischen zwei IC-Pins, und macht SMD für viele erst sinnvoll möglich'''
* '''Hab keine Angt vor SMD'''
* '''Hab keine Angt vor SMD'''
* '''Wenn Du eine zweiseitige PCB designst, nutze Durchkontaktierungen. Keine SMD PCB ohne DuKo'''
* '''Wenn Du eine zweiseitige PCB designst, nutze Durchkontaktierungen. Keine SMD PCB ohne DuKo'''
* '''Trenne die Bereiche der Kleinspannung und Netzspannung deutlich voneinander''' wenn Du wirklich 230V Netzspannung auf der PCB brauchst.  Der notwendige Abstand hängt von der Gefährdung ab, siehe auch [[Leiterbahnabstände]].  Dabei must Du zwingend zwischen Luft- und Kriechstrecken unterscheiden. Eine Kriechstrecke ist die Strecke auf der Oberfläche einer Leiterplatte oder eines Bauteils. Die Luftstrecke ist sozusagen die kürzeste Verbindung zwischen den beiden Potentialen. Die Luft- und Kriechstrecken betragen zwischen 3 und 8 mm. Maximale Spannung z.b. 3kV/cm, bei lackierten Platinen 10kV/cm.  
* '''Trenne die Bereiche der Kleinspannung und Netzspannung deutlich voneinander''' wenn Du wirklich 230V Netzspannung auf der PCB brauchst.  Der notwendige Abstand hängt von der Gefährdung ab, siehe auch [[Leiterbahnabstände]].  Dabei must Du zwingend zwischen Luft- und Kriechstrecken unterscheiden. Eine Kriechstrecke ist die Strecke auf der Oberfläche einer Leiterplatte oder eines Bauteils. Die Luftstrecke ist sozusagen die kürzeste Verbindung zwischen den beiden Potentialen. Die Luft- und Kriechstrecken betragen zwischen 3 und 8 mm. Maximale Spannung z.b. 3kV/cm, bei lackierten Platinen 10kV/cm.  
* '''Möglichst eine großflächige Ground-Plane für Masseverbindungen.'''
* '''Möglichst eine großflächige Ground-Plane für Masseverbindungen.'''
* Grundsätzlich gilt immer: '''So einfach wie möglich, so komplex wie nötig.''' Das bedeutet, daß man die minimale Leiterbreite bzw. Abstände zwischen Leitungen so groß wie möglich machen sollte, auch wenn der Lieferant deutlich kleinere Strukturen herstellen kann. Das macht ein Layout robust für die Massenproduktion bzw. wenn man am Prototypen rumlöten muss. Eine Platine mit ein paar DIL-ICs und bedrahteten Bauteilen braucht kein 0,2mm dünnen Leiterbahnen, da reichen meist 0,3mm oder sogar noch breitere.
* Grundsätzlich gilt immer: '''So einfach wie möglich, so komplex wie nötig.''' Das bedeutet, daß man die minimale Leiterbreite bzw. Abstände zwischen Leitungen so groß wie möglich machen sollte, auch wenn der Lieferant deutlich kleinere Strukturen herstellen kann. Das macht ein Layout robust für die Massenproduktion bzw. wenn man am Prototypen rumlöten muss. Eine Platine mit ein paar DIL-ICs und bedrahteten Bauteilen braucht kein 0,2mm dünnen Leiterbahnen, da reichen meist 0,3mm oder sogar noch breitere.


 
== Dont's — Schlechtes Platinenlayout ==
 
== Don’ts — Schlechtes Platinenlayout ==


* '''Analoge und digitale Schaltungsteile direkt ohne Filter aus der gleichen Stromquelle versorgen.''' Trenne besser direkt nach dem Spannungsregler, jeder Schaltungsteil bekommt einen eigenen Elko und Kerko bevor von dem Punkt aus die Versorgungsspannung zu den Schaltungsteilen geführt wird.
* '''Analoge und digitale Schaltungsteile direkt ohne Filter aus der gleichen Stromquelle versorgen.''' Trenne besser direkt nach dem Spannungsregler, jeder Schaltungsteil bekommt einen eigenen Elko und Kerko bevor von dem Punkt aus die Versorgungsspannung zu den Schaltungsteilen geführt wird.
* '''Sternförmige Masseführung nicht beachtet:''' Ströme könnten im Kreis fließen da empfindliche Signale zusammen mit pulsierenden Versorgungsströmen über die gleichen Bahnen geleitet werden.
* '''Sternförmige Masseführung nicht beachtet:''' Ströme könnten im Kreis fließen da empfindliche Signale zusammen mit pulsierenden Versorgungsströmen über die gleichen Bahnen geleitet werden.
 
* '''Digitale Signalleitungen in unmittelbarer Nachbarschaft analoger Signale'''. Besser ist auf Abstand und/oder auf "Guard-Leitungen" d.h. einer breiten Masseleitung zwischen Analog und Digital zu achten.
* '''Digitale Signalleitungen in unmittelbarer Nachbarschaft analoger Signale'''. Besser ist auf Abstand und/oder auf "Guard-Leitungen" d.h. einer breiten (z.B. 3mm für Signalleitungen) Masseleitung zwischen A und D zu achten.
* '''Leiterbahnen mit gepulsten Strömen führen quer über die PCB'''.  Die ideale Lösung wäre eine separate PCB oder auch die Anordnung der Leistungsschalter am PCB-Rand mit einem eigenen Elko-Puffer DIREKT DANEBEN, sodaß ein kurzer Strompuls NUR aus dem Elko, und nicht aus der ganzen Versorgung gezogen wird. Auf Abstand zu analogen Schaltungeteilen achten und ggf. zusätzlich durch eine breitere GND Leitung trennen.
 
* '''Leiterbahnen mit gepulsten Strömen führen quer über die PCB'''.  Die ideale Lösung wäre eine separate PCB oder auch die Anordnung der Leistungsschalter am PCB-Rand mit einem eigenen Elko-Puffer DIREKT DANEBEN, sodaß ein kurzer Strompuls NUR aus dem Elko, und nicht aus der ganzen Versorgung ezogen wird.
 
* '''Zu wenig Abstand zwischen Leiterplattenrand bzw. -kanten und Leiterzügen''' Zu einer geritzten oder gestanzten Leiterplatten-Kante, halte 1mm Abstand. Zu einer gefrästen Leiterplatten-Kante halte 0,5mm Abstand. Das gilt auch für Konturen innerhalb der Leiterplatte.
* '''Zu wenig Abstand zwischen Leiterplattenrand bzw. -kanten und Leiterzügen''' Zu einer geritzten oder gestanzten Leiterplatten-Kante, halte 1mm Abstand. Zu einer gefrästen Leiterplatten-Kante halte 0,5mm Abstand. Das gilt auch für Konturen innerhalb der Leiterplatte.
* '''Durchkontaktierungen auf SMD-Pads. (gilt nur für maschinell bestückte Platinen)''' Beim maschinellen Löten läuft das Lötzinn in die Bohrung ab (u.a. durch Kapillarwirkung) und fehlt auf dem Pad. Die Fehlerhäufigkeit steigt. Bei speziellen Footprints (große Ball Grid Arrays) oder Thermal Vias geht es aber nicht anders als Vias in Pads unterzubringen. In diesem Falle müssen die Vias verschlossen werden (engl. plugged via, tented via). Eine weitere Möglichkeit ist es, einen Überschuss an Lotpaste auf das Pad aufzubringen (dickere Siebdruckschablone) oder die Vias mit Barrieren aus Lötstopplack zu umgeben, aber nicht abzudecken. ==> Wenn Du selber bestückst, kannst Du mit einer DuKo unter dem Pad sehr viel Platz sparen. Wird von Hand gelötet ist normalerweise die Lotmenge mehr als ausreichend ;-) um das Via zu füllen UND ausreichend Lot für eine sichere Lötung bereitzustellen
* '''Durchkontaktierungen auf SMD-Pads. (gilt nur für maschinell bestückte Platinen)''' Beim maschinellen Löten läuft das Lötzinn in die Bohrung ab (u.a. durch Kapillarwirkung) und fehlt auf dem Pad. Die Fehlerhäufigkeit steigt. Bei speziellen Footprints (große Ball Grid Arrays) oder Thermal Vias geht es aber nicht anders als Vias in Pads unterzubringen. In diesem Falle müssen die Vias verschlossen werden (engl. plugged via, tented via). Eine weitere Möglichkeit ist es, einen Überschuss an Lotpaste auf das Pad aufzubringen (dickere Siebdruckschablone) oder die Vias mit Barrieren aus Lötstopplack zu umgeben, aber nicht abzudecken. ==> Wenn Du selber bestückst, kannst Du mit einer DuKo unter dem Pad sehr viel Platz sparen. Wird von Hand gelötet ist normalerweise die Lotmenge mehr als ausreichend ;-) um das Via zu füllen UND ausreichend Lot für eine sichere Lötung bereitzustellen
* '''Durchkontaktierungen von beiden Seiten mit Stopplack verschließen.''' Hierbei können Feuchtigkeit oder gar Ätzrückstände darin zurückbleiben und beim Löten der Stopplack abplatzen oder Korrosion hervorrufen(ggf. Hersteller fragen)
* '''Durchkontaktierungen von beiden Seiten mit Stopplack verschließen.''' Hierbei können Feuchtigkeit oder gar Ätzrückstände darin zurückbleiben und beim Löten der Stopplack abplatzen oder Korrosion hervorrufen(ggf. Hersteller fragen)
* '''Bestückungsdruck auf Lötpads platziert'''
* '''Bestückungsdruck auf Lötpads platziert'''
 
* '''FehlendeTestpunkte, fehlende Befestigungsbohrungen'''
* '''Keine Testpunkte, keine Befestigungsbohrungen'''
* '''Zu wenig Durchkontaktierungen bei hohen Strömen''' Eine normale PCB mit 35µm Kupferauflage hat eine Kupferstärke von ca. 10 bis 20µm in der Durchkontaktierung (DuKo). Eine 0,3mm Duko sollte also ca. 2A, eine 0.5mm ca 3A und eine 0.8mm Duko ca. 5A Dauerstrom aushalten. Das hängt aber von sehr vielen Faktoren ab und kann nicht so einfach allgemeingültig gesagt werden. Im Zweifelsfall lieber ein paar mehr einsetzen. Viele kleinere Dukos sind im Zweifelsfall besser als wenige große.
 
* '''Entkoppelkondensatoren über unnötig lange Leiterbahnen angebunden'''
* '''Zu wenig Durchkontaktierungen bei hohen Strömen''' Eine normale PCB mit 35µm Kupferauflage hat eine Kupferstärke von 10.20µm in der Duko. Eine 0,3mm Duko sollte also ca. 2A, eine 0.5mm ca 3A und eine 0.8mm Duko ca. 5A ab können. Das hängt aber von sehr vielen Faktoren ab(!) daher bitte selber Google nutzen. Im Zweifelsfall lieber ein paar mehr einsetzen. Viele kleinere Dukos sind im Zweifelsfall besser als wenige große.
 
* '''Entkoppelkondensatoren über unnötig lange Leiterbahnen angebunden''' Der entkoppelt nur wenn die Leitung so kurz wie möglich ist. DuKo in der Leitung vom Kerko zum IC sind strikt zu vermeiden.
 
* '''Keine Massefläche (engl. ground plane).''' Bei vielen zweilagigen Platinen mit hoher Bauteildichte kann man sich keine Massefläche leisten, spätestens ab 4 Lagen ist diese jedoch praktisch immer verfügbar.
* '''Keine Massefläche (engl. ground plane).''' Bei vielen zweilagigen Platinen mit hoher Bauteildichte kann man sich keine Massefläche leisten, spätestens ab 4 Lagen ist diese jedoch praktisch immer verfügbar.
== Vorgehen bei der Layouterstellung ==
* Umrisse der Platine festlegen, dabei Bruchkanten eventueller Nutzen beachten
* Befestigungsbohrungen festlegen, dabei ausreichend Platz für Schraubenköpfe und Werkzeuge freihalten (Sperrflächen verlegen)
* Steckverbinder platzieren. Dabei den 3D-Zusammenhang mit anderen Platinen im Bezug auf Kabeldrehung und  -knickung beachten, ggf. Steckverbinder um 180 Grad drehen, um Sonderkabel zu vermeiden. Steckverbinder auch nicht völlig am Rand platzieren, um Biegeradius von Flachbandkabeln und Zwischenraum zur Gehäusewand zu schaffen. Steckverbinder, welche direkt in einer Frontplatte enden, werden natürlich direkt am Rand platziert.
* Bauteile platzieren. Dabei zusammengehörige Bauteile bestmöglich nebeneinander platzieren. Die Luftlinien (engl. air wires) möglichst kurz und kreuzungsarm halten. Idealerweise erst die grossen und hohen Bauteile festlegen, dabei Einbaumasse und -raum beachten, auch in Bezug auf die Wärmeentwicklung
* Kerkos so nah wie möglich am IC platzieren, Anschluss vom KErko zum IC-Pin verlegen.
* Stromversorgung der ICs verlegen (zum Kerko, nicht zu IC), dabei Abstand zu Kanten und kritischen Signalen /-eingängen beachten. Ebenso [[Leiterbahnabstände | Kriechstrecken]] beachten
* Kritische Signale wie Takte, Sensoreingänge etc. möglichst ohne Lagenwechsel verlegen, ggf. guard lines verwenden
* Restliche Signale verlegen
* Masseflächen füllen
** Masseflächen können eine Schaltung deutlich verbessern, wenn sie richtig benutzt werden. Sie können aber auch genau das Gegenteil bewirken, wenn sie als automatisches Wundermittel betrachtet werden.
** Die Masseverbindung aller ICs muss auf ein- oder zweilagigen Platinen zunächst direkt verlegt werden.
** Erst wenn die Masse komplett verlegt ist, kann man die Massefläche auffüllen. Damit verhindert man, dass vielleicht ein IC nur über eine sehr dünne Verbindung angeschlossen wird, welche man in der Massefläche übersieht. Ebenso verhindert man, dass eine Massverbindung von einem schnellen IC sehr lang wird und damit die Wirksamkeit der [[Kondensator#Entkoppelkondensator | Entkoppelkondensatoren]] leidet.
** Masseflächen sind nur dann wirklich wirksam, wenn sie möglichst durchgängig sind. Wenn sie durch viele Leitungen zerschnitten werden, sinkt ihre Wirksamkeit massiv und sie können sich zu einem [[EMV]]-Problem entwickeln (Abstrahlung von Energie, Streifen- und Schlitzantennen). Bei zweilagigen Platinen ist es aber kaum möglich, dass Masseflächen nicht zerstückelt werden. Auf jeden Fall darauf achten, das KEINE Zipfel oder Streifen Massefläche existieren, die nicht an mindestens beiden Enden mit anderen Masseflächen verbunden sind. Für "Systeme" aus solchen Masseflächen gilt gleiches, d.h. die Masseflächen müssen auch untereinander gut vernetzt werden. Wenn dieses nicht erreicht werden kann, so ist die Massefläche besser wegzulassen.
** Bei zweilagigen Platinen kann man versuchen, die Signale möglichst nur auf einer Lage zu führen und bei Bedarf nur ganz kurze Brücken zum Überspringen von Signalen auf der anderen Lage zu verlegen. Damit wird die Massefläche weniger zerstückelt als beim Versuch, die Signale gleichmäßig auf die Ober- und Unterseite zu verteilen. Denn dabei einstehen auf beiden Seiten recht zerstückelte Masseflächen, welche nicht sonderlich wirksam sind.
** Bei Platinen mit vier oder mehr Lagen wird meist eine Lage für die Masse (GND) verwendet. Hier hat man den Luxus, dass man GND nicht manuell layouten muss, sondern einfach die ICs an die Massefläche anschließt. Aber Vorsicht! Bei Schaltreglern und Leistungsstufen für Motoren und Ähnlichem ist es oft besser bzw. notwendig, auf Masseflächen zu verzichten und statt dessen mit dicken Leitungen bzw. kleineren Polygonen die Ströme sternförmig zu führen.
** Des Weiteren ergibt sich bei Platinen mit vier oder mehr Lagen die Möglichkeit, auch die Spannungsversorgung ("+ Leitung") als Fläche auszuführen. Grundsätzlich gelten hierbei die gleichen Empfehlungen wie für die Masseflächen. Diese beiden Stromversorgungslagen sollten in dem Sinne, dass sie einen großen, verteilten Kondensator darstellen, der extrem impedanzarm ist, möglichst dicht zusammen liegen. Bei einem Multilayeraufbau mit vier Lagen wären das z.B. die beiden inneren Lagen. Zusätzlich sollten die beiden Lagen öfters mit keramischen Kondensatoren verbunden werden, mindestens an jedem IC zur Spannungsversorgung.
* Für die Bestückung und das Bedrucken mit Lotpaste sind Passermarken (engl. Fiducials) nötig. Diese Passermarken werden normalerweise als Kreuze oder besser als runde Pads (z.B 1mm) ausgeführt und von Kupfer freigestellt (2mm, Nicht in die Masseflächen einbeziehen). Die Passermarken werden dann von Lötstop freigegstellt und in der Lotpastenschablone (engl. stencil) mit eingebracht. Auf jede zu bestückende Seite sollten zwei Passermarken diagonal auf den Boards eingebracht werden. Andere Vorschläge zielen darauf ab, die Passermarken nicht für das komplette Board, sondern immer extra für spezielle "kritische" Footprints einzusetzten. Passermarken zur Platinenfertigung setzten sich die Platinenfertiger selbstständig ausserhalb der Platinen nach ihren eigenen Bedürfnissen. Die Passermarken für die Bestücker werden voraussichtlich von den Bestückern auch noch adaptiert, so dass sie lediglich als Platzhalter zu verstehen sind, damit Raum beim routen dafür ausgespart bleibt.
*Der Bestückungsdruck wird am Ende ausgerichtet. Dazu sollte man nahezu alle Lagen ausblenden und nur die Lagen für Bestückungsdruck, Umrisse und Lötstopmaske anzeigen lassen. Dann richtet man die Beschriftungen so aus, dass sie neben den Bauteilen aber nicht auf den Flächen der Lötstopmaske liegen, denn dort gehört die Lotpaste und später der Anschluss der Bauteile hin. Bei sehr dicht bestückten Platinen muss man den Bestückungsdruck teilweise oder vollständig weglassen. Dort platziert man die Bauteilbezeichnung direkt auf dem Bauteil. Damit kann man den Bestückungsdruck wenigstens auf Papier drucken und somit indirekt nutzen. Einige Profi-CAD-Programme haben dafür auch getrennte Ebenen (engl. Layer).
== CAM Input und Produktion / Berücksichtigung von Technologiegrenzen ==
Um Platinen fertigungsgerecht zu layouten, ist es sinnvoll, in etwa zu wissen, was in der Leiterplattenfabrik gemacht wird, wie die Daten für die Produktion aufgearbeitet werden müssen, und wo dort Schwachstellen liegen, um diese nach Möglichkeit zu vermeiden, zu verringern oder zu umgehen. Diese Grenzen der Technologie sind "weich", das heisst, ab einem Grundlevel, ab dem eine fehlerfrei Produktion machbar ist, steigt mit zunehmenden Anforderungen der Ausschuss. Den kauft man zum einen mit d.H. man muss ihn im Rahmen der Kalkulation mitbezahlen, auch wenn er schon in der Fabrik weggegeworfen wird, und er muss mit, im Zweifelsfalle aufwändigen und auch nur begrenzt zuverlässigen Verfahren, aussortiert werden.
Hier sollte man also den Grundsatz verfolgen: So grob und einfach wie möglich und so fein wie nötig.
Im folgenden sollen hier ein paar grobe Richtwerte gegeben werden, die eigentlich jede Leiterplattenfabrik kann, und die somit den konservativ definierten Stand der Technik darstellen (Stand ca. 2012). Trozdem sollte man sich im Vorfeld immer informieren. Es ist deutlich mehr möglich, aber das ist abhängig von den Fertigungsstrassen der einzelnen Fabriken und kostet natürlich auch mehr. Man Behalte im Auge, daß hier um fertigungsmechanische und ätztechnische Gründe bei Herstellung der Platine geht, nicht um elektrotechnische Gründe für die fertige Platine.
*Unterätzungsfaktor/U-Faktor
**Um die Unterätzung zu kompensieren, müssen beim CAM-Input die Kupferlagen durch Zugabe einer Breite (U-Faktor) verbreitert werden. Der U-Faktor ist abhängig von dem Materialstärke, die weggeätzt werden muss. Das ist nicht identisch mit der Kupferlage, weil es ja auch Fälle gibt, wo auf eine dünne Vorlage partiell aufgetragen wird wird, und dann alles komplett um die Vorlage abgeätzt wird. Hier ist nur ein U-Faktor für die Vorlagendicke erforderlich.
***Standard:
****U-Faktor Aussenlagen (35u): +25u (insgesamt), weil beidseitige Wirkung pro Seite 12,5u)
****U-Faktor Innenlagen (35u): +50u (insgesamt, weil beidseitige Wirkung pro Seite 25u)
****Wenn Isolationsbreite weniger als 150u, sollte dort NICHT das komplette Leiterbild bearbeitet werden, sondern nur die Pads um z.B. 15u vergrößert werden.
****Leiterbahnbreiten die kleiner als 150u sind, sollten dabei auf 165u verbreitert werden, wenn die verbleibende Isolation (aus Äztechnischer Sicht!) dieses zulässt.
**Die Software im CAM-Input stellt dafür im allgemeinen spezielle Funktionen zur Vefügung. Diese beruhen aber auch darauf, dass Flächen als Polygone ausgeführt werden, und nicht durch Leiterbahnzüge "gemalt" werden. Desweiteren sollten Pads und nur Pads im Gerber-Format als "Flashs" bzw. "Blinks" dargestellt werden, und Leiterbahnen und eben nur Leiterbahnen als "Draws", im Grenzfalle auch mit einem "Draw" der Länge 0. Auch wenn ein "Draw" der Länge 0 genauso wie ein "Flash" gleicher Apertur aussieht, gibt die unterscheidung "Draw" zu "Flash" den Aufbearbeitungsalgorithmen der CAM-Input Software wichtige Hinweise.
*Lücken füllen:
**Sehr schmale „Isostellen“ in der gleichen Kupferfläche und kleine Löcher in Kupferflächen stellen beim Ätzen ein Problem dar, weil das für die Resistschicht kleine "Inseln" oder "Halbinseln" bedeutet, die u.U. nicht halten, sich ablösen, und sich dafür noch anderswo anlagern können, und somit an der Stelle, wo sie fehlen, Unterbrechungen, und an den Stellen, wo die abgerissenen Stücke sich festsetzten, unerwünschte Verbindungen entstehen können. Darum müssen solche Stellen, bearbeitet werden. Das wird Grundsätzlich nach Leiterbildvergrößerung mit U-Faktor gemacht, weil sich einige Lücken dadurch von selber schliessen. Im allgemeinen wird zum füllen einfach ein kleines Stück Leiterbahn über diese Stelle gelegt. Kritisch sind freistehende Resistflächen von ca. 150u mal 150u Abmessungen und kleiner. Werden sie von einer oder zwei Seiten von größeren Resistflächen gehalten, können auch Streifen von ca. 100u tragbar sein, wenn sie nicht zu lang werden.
*Rekalkulieren der Bohrer:
**Bohrungen für durchkontaktierte (DK)-Bohrungen müssen größer gebohrt werden, weil sie ja zukupfern (Bohrvorlage typisch 200u). Dadurch wird der verbleibende Restring eventuell zu klein.
**Via Bohrungen (alle Bohrungen kleiner als 0,5 mm) werden nach dem vorhandenen Lötauge gewählt und eventuell vergrößert/verkleinert. Vergrößert, wenn es möglich ist, weil es fertigungstechnische Vorteile bietet, und verkleinert, wenn es sonst Probleme mit Abständen gibt. Der Kupferquerschnitt wird dadurch im allgemeinen nicht zu auffällig verkleinert, und THT-Anschlüsse dünner als 0,5mm sind unbekannt, es kann also (eigentlich) keiner etwas hindurchstecken wollen.
**Anzustreben sind Bohrer von größer 0,4mm und ein Restring von 175u Breite. Das ist unproblematisch für Lötaugen von 700u (Original), weil ja 50u Durchmesser vom U-Faktor dazukommen. Die Bohrvorlage kann zur Not auf 150u verringert werden.
**Bohrungen von größer als 0,4mm sind darum anzustreben, weil damit zwei Leiterplatten auf einmal im Stapel gebohrt werden können. Unter 0,4mm wird die seitliche Abweichung der Bohrung in der unteren Leiterplatte so groß, daß sie eventuell ein Pad von der Leiterbahn abschneiden kann. Bei einer Serienfertigung bedeuten darum Bohrungen kleiner als 0,4mm doppelten Aufwand, was sich auch im Preis niederschlägt.....oder einen Wettbewerbsvorteil für Fertiger, die es besser können.


== Siehe auch ==
== Siehe auch ==
Zeile 128: Zeile 77:
*[https://www.mikrocontroller.net/topic/479733#5947482 Forumsbeitrag]: GND-Flutung Ja oder Nein - eine Glaubensfrage?
*[https://www.mikrocontroller.net/topic/479733#5947482 Forumsbeitrag]: GND-Flutung Ja oder Nein - eine Glaubensfrage?


==Links==
== Weblinks ==
* <strike>[http://www.ilfa.de/design-optimierung.html Optimierung von Layouts]</strike>
* [https://dse-faq.elektronik-kompendium.de/dse-faq.htm#F.6.4 Layout] im DSE-FAQ
*<strike>[http://www.ilfa.de/designrichtlinien Weitere Dokumente zum Thema professionelle Platinenherstellung]</strike>
* [http://www.lothar-miller.de/s9y/categories/14-Entkopplung Entkopplung] von ICs, von Lothar Miller
* [http://www.analog.com/library/analogDialogue/Anniversary/12.html Grounding (Again)], Ask The Applications Engineer - 12, Fa. Analog Devices, (englisch)
* [http://www.analog.com/library/analogDialogue/Anniversary/12.html Grounding (Again)], Ask The Applications Engineer - 12, Fa. Analog Devices, (englisch)
<!-- * http://edaboard.com -->
* [http://www.sparkfun.com/commerce/tutorial_info.php?tutorials_id=115 Designing a Better PCB] von Sparkfun (engl.)
* [http://www.sparkfun.com/commerce/tutorial_info.php?tutorials_id=115 Designing a Better PCB] von Sparkfun (engl.)
* [http://www.hottconsultants.com/tips.html Tech Tips] von Henry Ott (engl.)
* [https://web.archive.org/web/20211205211553/http://www.hottconsultants.com/tips.html Tech Tips] von Henry Ott (engl.)
* [http://www.ultracad.com/articles/90deg.pdf Messung] von verschiedenen Winkeln von Leiterbahnen mit 17ps TDR, keinerlei Unterschiede!
* [http://www.ultracad.com/articles/90deg.pdf Messung] von verschiedenen Winkeln von Leiterbahnen mit 17ps TDR, keinerlei Unterschiede!
* [http://www.ilfa.de/absorptivesstromversorgungssysteminleiterplatten.html ILFA], Dämpfung von Resonanzen der Versorgungslagen durch Carbondruck
* [http://docs.toradex.com/101123-apalis-arm-carrier-board-design-guide.pdf toradex.com]: Tipps zum erstellen von High Speed Platinen.
* [http://docs.toradex.com/101123-apalis-arm-carrier-board-design-guide.pdf Link]: Tipps zum erstellen von High Speed Platinen.
* [http://irtfweb.ifa.hawaii.edu/~ao/Electronic/Peter_dump/Electronics/System/Text/PCBCADGuidelines.pdf PCB CAD Design Guidelines - Spirent Communication]
* [http://irtfweb.ifa.hawaii.edu/~ao/Electronic/Peter_dump/Electronics/System/Text/PCBCADGuidelines.pdf PCB CAD Design Guidelines - Spirent Communication]
* [http://www.jps-pcb.com/upfile/2016/12/20161201145636_150.pdf RF Design Guidelines: PCB Layout and Circuit Optimization, Semtech, Application Note AN1200.04]
* [http://www.jps-pcb.com/upfile/2016/12/20161201145636_150.pdf RF Design Guidelines: PCB Layout and Circuit Optimization, Semtech, Application Note AN1200.04]
Zeile 146: Zeile 93:
* [http://www.ti.com/lit/an/szza009/szza009.pdf PCB-Design Guidelines For Reduced EMI, Texas Instruments , Application Report SZZA009]
* [http://www.ti.com/lit/an/szza009/szza009.pdf PCB-Design Guidelines For Reduced EMI, Texas Instruments , Application Report SZZA009]
* [http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.48.6267&rep=rep1&type=pdf Pin Assignment And Routing On A Single Layer PinGrid Array, Yu/Dei]
* [http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.48.6267&rep=rep1&type=pdf Pin Assignment And Routing On A Single Layer PinGrid Array, Yu/Dei]
* [http://www.lothar-miller.de/s9y/categories/14-Entkopplung Entkopplung] von ICs, von Lothar Miller
* <strike>[http://www.ilfa.de/design-optimierung.html Optimierung von Layouts]</strike>
 
* <strike>[http://www.ilfa.de/designrichtlinien Weitere Dokumente zum Thema professionelle Platinenherstellung]</strike>
 
<!-- * http://edaboard.com -->
 
* <strike>[http://www.ilfa.de/absorptivesstromversorgungssysteminleiterplatten.html ILFA], Dämpfung von Resonanzen der Versorgungslagen durch Carbondruck</strike>
 


[[Category:Platinen]]
[[Category:Platinen]]
[[Kategorie:Schaltplaneditoren]]
[[Kategorie:Schaltplaneditoren]]

Aktuelle Version vom 20. Januar 2024, 10:13 Uhr

Beim Entwerfen von Platinenlayouts sind viele Dinge zu Beachten. Dieser Artikel bietet eine Übersicht über "do's" and "don'ts" des Leiterplattenentwurfs. Da es zu jeder Regel meist auch einen Gegenbeweis geben kann, wird das spannend ;-).

Zu den rein elektrischen Anforderungen kommen in den meisten Fällen noch mechanische, chemische sowie betriebswirtschaftliche Anforderungen hinzu. Siehe auch diesen Forenbeitrag.

Vorgehen bei der Layouterstellung

  • Umrisse der Platine festlegen, dabei Bruchkanten eventueller Nutzen beachten
  • Befestigungsbohrungen festlegen, dabei ausreichend Platz für Schraubenköpfe und Werkzeuge freihalten (Sperrflächen verlegen)
  • Steckverbinder platzieren. Dabei den 3D-Zusammenhang mit anderen Platinen im Bezug auf Kabeldrehung und -knickung beachten, ggf. Steckverbinder um 180 Grad drehen, um Sonderkabel zu vermeiden. Steckverbinder auch nicht völlig am Rand platzieren, um Biegeradius von Flachbandkabeln und Zwischenraum zur Gehäusewand zu schaffen. Steckverbinder, welche direkt in einer Frontplatte enden, werden natürlich direkt am Rand platziert.
  • Bauteile platzieren. Dabei zusammengehörige Bauteile bestmöglich nebeneinander platzieren. Die Luftlinien (engl. air wires) möglichst kurz und kreuzungsarm halten. Idealerweise erst die großen und hohen Bauteile festlegen, dabei Einbaumaße und -raum beachten, auch in Bezug auf die Wärmeentwicklung
  • Kerkos so nah wie möglich am IC platzieren, Anschluss vom Kerko zum IC-Pin verlegen.
  • Stromversorgung der ICs verlegen (zum Kerko, nicht zu IC), dabei Abstand zu Kanten und kritischen Signalen /-eingängen beachten. Ebenso Kriechstrecken beachten
  • Kritische Signale wie Takte, Sensoreingänge etc. möglichst ohne Lagenwechsel verlegen, ggf. guard lines verwenden
  • Restliche Signale verlegen
  • Masseflächen füllen
    • Masseflächen können eine Schaltung deutlich verbessern, wenn sie richtig benutzt werden. Sie können aber auch genau das Gegenteil bewirken, wenn sie als automatisches Wundermittel betrachtet werden.
    • Die Masseverbindung aller ICs muss auf ein- oder zweilagigen Platinen zunächst direkt verlegt werden.
    • Erst wenn die Masse komplett verlegt ist, kann man die Massefläche auffüllen. Damit verhindert man, dass vielleicht ein IC nur über eine sehr dünne Verbindung angeschlossen wird, welche man in der Massefläche übersieht. Ebenso verhindert man, dass eine Masseverbindung von einem schnellen IC sehr lang wird und damit die Wirksamkeit der Entkoppelkondensatoren leidet.
    • Masseflächen sind nur dann wirklich wirksam, wenn sie möglichst durchgängig sind. Wenn sie durch viele Leitungen zerschnitten werden, sinkt ihre Wirksamkeit massiv und sie können sich zu einem EMV-Problem entwickeln (Abstrahlung von Energie, Streifen- und Schlitzantennen). Bei zweilagigen Platinen ist es aber kaum möglich, dass Masseflächen nicht zerstückelt werden.
    • Bei zweilagigen Platinen kann man versuchen, die Signale möglichst nur auf einer Lage zu führen und bei Bedarf nur ganz kurze Brücken zum Überspringen von Signalen auf der anderen Lage zu verlegen. Damit wird die Massefläche weniger zerstückelt als beim Versuch, die Signale gleichmäßig auf die Ober- und Unterseite zu verteilen. Denn dabei einstehen auf beiden Seiten recht zerstückelte Masseflächen, welche nicht sonderlich wirksam sind.
    • Bei Platinen mit vier oder mehr Lagen wird meist eine Lage für die Masse (GND) verwendet. Hier hat man den Luxus, dass man GND nicht manuell layouten muss, sondern einfach die ICs an die Massefläche anschließt. Aber Vorsicht! Bei Schaltreglern und Leistungsstufen für Motoren und Ähnlichem ist es oft besser bzw. notwendig, auf Masseflächen zu verzichten und statt dessen mit dicken Leitungen bzw. kleineren Polygonen die Ströme sternförmig zu führen.
    • Des Weiteren ergibt sich bei Platinen mit vier oder mehr Lagen die Möglichkeit, auch die Spannungsversorgung ("+ Leitung") als Fläche auszuführen. Grundsätzlich gelten hierbei die gleichen Empfehlungen wie für die Masseflächen. Diese beiden Stromversorgungslagen sollten in dem Sinne, dass sie einen großen, verteilten Kondensator darstellen, der extrem impedanzarm ist, möglichst dicht zusammen liegen. Bei einem Multilayeraufbau mit vier Lagen wären das z.B. die beiden inneren Lagen. Zusätzlich sollten die beiden Lagen öfters mit keramischen Kondensatoren verbunden werden, mindestens an jedem IC zur Spannungsversorgung.
  • Für die Bestückung und das Bedrucken mit Lotpaste sind Passermarken (engl. Fiducials) nötig. Diese Passermarken werden normalerweise als Kreuze oder besser als runde Pads (z.B 1mm) ausgeführt und von Kupfer freigestellt (2mm, Nicht in die Masseflächen einbeziehen). Die Passermarken werden dann von Lötstop freigegstellt und in der Lotpastenschablone (engl. stencil) mit eingebracht. Auf jede zu bestückende Seite sollten zwei Passermarken diagonal auf den Boards eingebracht werden.
  • Der Bestückungsdruck wird am Ende ausgerichtet. Dazu sollte man nahezu alle Lagen ausblenden und nur die Lagen für Bestückungsdruck, Umrisse und Lötstopmaske anzeigen lassen. Dann richtet man die Beschriftungen so aus, dass sie neben den Bauteilen, aber nicht auf den Flächen der Lötstopmaske liegen, denn dort gehört die Lotpaste und später der Anschluss der Bauteile hin. Bei sehr dicht bestückten Platinen muss man den Bestückungsdruck teilweise oder vollständig weglassen. Dort platziert man die Bauteilbezeichnung direkt auf dem Bauteil. Damit kann man den Bestückungsdruck wenigstens auf Papier drucken und somit indirekt nutzen. Einige Profi-CAD-Programme haben dafür auch getrennte Ebenen (engl. Layer).
  • So grob und einfach wie möglich und so fein wie nötig.

CAM Input und Produktion / Berücksichtigung von Technologiegrenzen

Um Platinen fertigungsgerecht zu layouten, ist es sinnvoll, in etwa zu wissen, was in der Leiterplattenfabrik gemacht wird, wie die Daten für die Produktion aufgearbeitet werden müssen, und wo dort Schwachstellen liegen, um diese nach Möglichkeit zu vermeiden, zu verringern oder zu umgehen. Diese Grenzen der Technologie sind "weich", das heisst, ab einem Grundlevel, ab dem eine fehlerfrei Produktion machbar ist, steigt mit zunehmenden Anforderungen der Ausschuss. Den kauft man zum einen mit d.H. man muss ihn im Rahmen der Kalkulation mitbezahlen, auch wenn er schon in der Fabrik weggegeworfen wird, und er muss mit, im Zweifelsfalle aufwändigen und auch nur begrenzt zuverlässigen Verfahren, aussortiert werden.

Do's — Gutes Platinenlayout

  • Berechne anhand der Ströme die minimale Breite der Leiterbahnen nach dem Erstellen des Schaltplans. Faustformel: 0,35mm können ohne nennenswerte Erwärmung mit einem Ampere belastet werden. Kritische Leitungen sollten als Vorgabe für den Layouter in der Zeichnung vermerkt werden. Weiteres siehe unter Leiterbahnbreite.
  • Halte die Leiterbahn möglichst kurz. Jeder Leiterzug wirkt wie eine Antenne, welche Störungen aussendet und empfängt, außerdem wird die PCB dadurch unnötig groß.
  • Nutze die freien Flächen zwischen den Leiterzügen und verbinde sie mit einer Masse. So kann man Einstrahlung dämpfen und oft auch die Abstrahlung vermindern. Vermeide aber freie Kupferflächen, die nicht an GND angeschlossen sind. Masseflächen können eine Schaltung deutlich verbessern, wenn sie richtig benutzt werden. Nur der Experte kann beurteilen, ob sie genau das Gegenteil bewirken, wenn sie als automatisches Wundermittel betrachtet werden.
  • Ein Keramikkondenstor für jeden IC: Blockkondensatoren. Für jeden VCC-Pin o.ä. ist ein 100nF oder 47nF Keramikkondensator einzusetzen. Der Keramikkondensator stellt bei digitalen ICs die meiste Energie im Schaltmoment des ICs zur Verfügung. Allerdings funktioniert das nur dann im ständigen Betrieb, wenn der KerKo bis zum nächsten Takt aus einer niederohmigen Quelle - z.B. einem Elko - unterstützt wird. Wichtig ist auch, daß die Versorgungsleitung in einem Zug ZUERST zum Kerko, und dann vom Kerko zum IC-Pin geroutet wird (keine "T-Verbindung"), dann wird die meiste Energie des Schaltmomentes aus dem Kerko entnommen.
  • Digitale und analoge Signale getrennt routen und nur in einem Punkt verbinden. Und zwar idealerweise am AD-Wandler, falls dieser vorhanden ist, sonst in der Nähe des Spannungsreglers. Eine Massefläche für analoge und digitale Schaltungsteile sollte durchgängig sein, getrennte Masseflächen sind nur in sehr seltenen Fällen sinnvoll.
  • Nutze die Anschlüsse der bedrahteten(!) Bauelemente für Durchkontaktierungen. Besser und für Dich leichter ist jedoch eine PCB mit DuKos
  • Leitungen immer mittig zwischen Pads von Bauteilen durchführen, damit werden die Abstände maximiert.
  • Nutze Lötstoplack, das erleichtert das löten von z.B. Leiterbahnen zwischen zwei IC-Pins, und macht SMD für viele erst sinnvoll möglich
  • Hab keine Angt vor SMD
  • Wenn Du eine zweiseitige PCB designst, nutze Durchkontaktierungen. Keine SMD PCB ohne DuKo
  • Trenne die Bereiche der Kleinspannung und Netzspannung deutlich voneinander wenn Du wirklich 230V Netzspannung auf der PCB brauchst. Der notwendige Abstand hängt von der Gefährdung ab, siehe auch Leiterbahnabstände. Dabei must Du zwingend zwischen Luft- und Kriechstrecken unterscheiden. Eine Kriechstrecke ist die Strecke auf der Oberfläche einer Leiterplatte oder eines Bauteils. Die Luftstrecke ist sozusagen die kürzeste Verbindung zwischen den beiden Potentialen. Die Luft- und Kriechstrecken betragen zwischen 3 und 8 mm. Maximale Spannung z.b. 3kV/cm, bei lackierten Platinen 10kV/cm.
  • Möglichst eine großflächige Ground-Plane für Masseverbindungen.
  • Grundsätzlich gilt immer: So einfach wie möglich, so komplex wie nötig. Das bedeutet, daß man die minimale Leiterbreite bzw. Abstände zwischen Leitungen so groß wie möglich machen sollte, auch wenn der Lieferant deutlich kleinere Strukturen herstellen kann. Das macht ein Layout robust für die Massenproduktion bzw. wenn man am Prototypen rumlöten muss. Eine Platine mit ein paar DIL-ICs und bedrahteten Bauteilen braucht kein 0,2mm dünnen Leiterbahnen, da reichen meist 0,3mm oder sogar noch breitere.

Dont's — Schlechtes Platinenlayout

  • Analoge und digitale Schaltungsteile direkt ohne Filter aus der gleichen Stromquelle versorgen. Trenne besser direkt nach dem Spannungsregler, jeder Schaltungsteil bekommt einen eigenen Elko und Kerko bevor von dem Punkt aus die Versorgungsspannung zu den Schaltungsteilen geführt wird.
  • Sternförmige Masseführung nicht beachtet: Ströme könnten im Kreis fließen da empfindliche Signale zusammen mit pulsierenden Versorgungsströmen über die gleichen Bahnen geleitet werden.
  • Digitale Signalleitungen in unmittelbarer Nachbarschaft analoger Signale. Besser ist auf Abstand und/oder auf "Guard-Leitungen" d.h. einer breiten Masseleitung zwischen Analog und Digital zu achten.
  • Leiterbahnen mit gepulsten Strömen führen quer über die PCB. Die ideale Lösung wäre eine separate PCB oder auch die Anordnung der Leistungsschalter am PCB-Rand mit einem eigenen Elko-Puffer DIREKT DANEBEN, sodaß ein kurzer Strompuls NUR aus dem Elko, und nicht aus der ganzen Versorgung gezogen wird. Auf Abstand zu analogen Schaltungeteilen achten und ggf. zusätzlich durch eine breitere GND Leitung trennen.
  • Zu wenig Abstand zwischen Leiterplattenrand bzw. -kanten und Leiterzügen Zu einer geritzten oder gestanzten Leiterplatten-Kante, halte 1mm Abstand. Zu einer gefrästen Leiterplatten-Kante halte 0,5mm Abstand. Das gilt auch für Konturen innerhalb der Leiterplatte.
  • Durchkontaktierungen auf SMD-Pads. (gilt nur für maschinell bestückte Platinen) Beim maschinellen Löten läuft das Lötzinn in die Bohrung ab (u.a. durch Kapillarwirkung) und fehlt auf dem Pad. Die Fehlerhäufigkeit steigt. Bei speziellen Footprints (große Ball Grid Arrays) oder Thermal Vias geht es aber nicht anders als Vias in Pads unterzubringen. In diesem Falle müssen die Vias verschlossen werden (engl. plugged via, tented via). Eine weitere Möglichkeit ist es, einen Überschuss an Lotpaste auf das Pad aufzubringen (dickere Siebdruckschablone) oder die Vias mit Barrieren aus Lötstopplack zu umgeben, aber nicht abzudecken. ==> Wenn Du selber bestückst, kannst Du mit einer DuKo unter dem Pad sehr viel Platz sparen. Wird von Hand gelötet ist normalerweise die Lotmenge mehr als ausreichend ;-) um das Via zu füllen UND ausreichend Lot für eine sichere Lötung bereitzustellen
  • Durchkontaktierungen von beiden Seiten mit Stopplack verschließen. Hierbei können Feuchtigkeit oder gar Ätzrückstände darin zurückbleiben und beim Löten der Stopplack abplatzen oder Korrosion hervorrufen(ggf. Hersteller fragen)
  • Bestückungsdruck auf Lötpads platziert
  • FehlendeTestpunkte, fehlende Befestigungsbohrungen
  • Zu wenig Durchkontaktierungen bei hohen Strömen Eine normale PCB mit 35µm Kupferauflage hat eine Kupferstärke von ca. 10 bis 20µm in der Durchkontaktierung (DuKo). Eine 0,3mm Duko sollte also ca. 2A, eine 0.5mm ca 3A und eine 0.8mm Duko ca. 5A Dauerstrom aushalten. Das hängt aber von sehr vielen Faktoren ab und kann nicht so einfach allgemeingültig gesagt werden. Im Zweifelsfall lieber ein paar mehr einsetzen. Viele kleinere Dukos sind im Zweifelsfall besser als wenige große.
  • Entkoppelkondensatoren über unnötig lange Leiterbahnen angebunden
  • Keine Massefläche (engl. ground plane). Bei vielen zweilagigen Platinen mit hoher Bauteildichte kann man sich keine Massefläche leisten, spätestens ab 4 Lagen ist diese jedoch praktisch immer verfügbar.

Siehe auch

Weblinks

Abgerufen von „https://www.mikrocontroller.net/index.php?title=Richtiges_Designen_von_Platinenlayouts&oldid=106569“