Logic Analyzer: Unterschied zwischen den Versionen

Aus der Mikrocontroller.net Artikelsammlung, mit Beiträgen verschiedener Autoren (siehe Versionsgeschichte)
Wechseln zu: Navigation, Suche
(Änderung 39507 von 195.133.109.197 (Diskussion) wurde rückgängig gemacht.)
Zeile 86: Zeile 86:
== FPGA / CLPD ==
== FPGA / CLPD ==


=== Логический Анализатор = Поддона==* 32 Kanдle два раза 100 МГЦ, 16 Kanдle bei 200 МГЦ* 200 МГЦ - 10 Гц Частот Дискретизации* 256 KSamples Speicher (1 МБАЙТ)* Ankopplung ьber RS232* шляпа Java SoftwareDer LA wahlweise einen einfachen Триггер (Rising/Falling мит Maskierung) oder einen komplexen 4stufigen Триггер, sowie einen einfachen zuschaltbaren Фильтр Шума, дер Импульса kьrzer als 1/100 МГЦ filtert um Crosstalk-Effekte в логове Anschlussleitungen zu kompensieren. Дер Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch kцnnen auch Daten von vor Дер Trigger-Auslцsung ausgelesen werden.Das Gerдt nutzt Стартер das Комплект Платы Xilinx Спартанца 3 von Digilent (Стенд Kosten Mai 2006: 100 - 150 Евро). Es Растрепать lediglich дер FPGA beschrieben Программное обеспечение und ролика eingerichtet werden. Программное обеспечение Ролика nutzt auf ролик fьr логова Zugriff ролика RS232 RXTX Bibliothek, ролик fьr alle gдngigen Betriebssysteme existiert.[http://www.sump.org/projects/analyzer/ Projektseite bei sump.org]
=== Sump's Logic Analyzer ===
 
* 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz
* 200 MHz - 10 Hz Sampling Rate
* 256 KSamples Speicher (1 MByte)
* Ankopplung über RS232
* Java Software
 
Der LA hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.
 
Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.
 
[http://www.sump.org/projects/analyzer/ Projektseite bei sump.org]


=== eebit Logic Analyzer ===
=== eebit Logic Analyzer ===

Version vom 30. September 2009, 04:17 Uhr

Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer Selbstbau-Projekte.


AVR-basiert

LoLA

  • 2002 von A. Hinrichs
  • AT90S1200 Controller with a 2k-RAM
  • ASM

LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2us to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost. With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows

Projektseite bei avrfreaks.net

AVR USB Logikanalysator

  • 2006 B. Sauter
  • Mega 32 & USBN9604
  • 8-Bit
  • 250kHz online, 1000 Samples @ 4MHz
  • USB

http://www.mikrocontroller.net/topic/48559


µLab LA

  • 2007 µLabs
  • Mega 8
  • 8-Bit, 24Mhz
  • Ram zur Aufzeichnung
  • LCD
  • USB
  • Software: Linux, zur Ausgabe von VCD

http://www.microlaboratories.com/?page_id=77

Simple Logic Analyzer

  • 8-channel
  • 32kB SRAM
  • RS232
  • 2 MHz
  • Software: Win GUI

http://antoniak.ep.com.pl/index.php?id=sla

SCANALOGIC

  • Atmega16 + NAND-Gate
  • bis 4 Million Samples per second
  • RS232 (bzw. USB-RS232)
  • Windows-Software (Visual Basic)
  • Software (AVR und Windows): Closed Source?

http://www.ikalogic.com/scanalogic_home.php


MiniLog

zZ. 2 Versionen 50MSa/s und 80MSa/s

50MSa Version

  • 8-Kanäle
  • 50MSa/s
  • 4k Samplespeicher
  • Trigger auf beliebige Pegelkombinationen
  • ATMega644
  • FT232 USB 115200Baud

Neue Version

  • 8-Kanäle
  • 80MSa/s
  • 16k Samplespeicher (32k bei neuer Software)
  • Trigger auf beliebige Pegelkombinationen
  • ATMega88 / ATMega48
  • FT232 USB 500000Baud

http://www.avr.roehres-home.de/logikanalyzer/index.html

http://www.mikrocontroller.net/topic/141602

FPGA / CLPD

Sump's Logic Analyzer

  • 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz
  • 200 MHz - 10 Hz Sampling Rate
  • 256 KSamples Speicher (1 MByte)
  • Ankopplung über RS232
  • Java Software

Der LA hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.

Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.

Projektseite bei sump.org

eebit Logic Analyzer

  • 32 Kanäle
  • 100 MHz Sampling Rate
  • 65 KSamples Speicher pro Kanal (2 MByte)
  • Ankopplung über ISA-Bus oder Parallelport
  • 2 stufiger Trigger
  • einfaches Windows-Programm zur Steuerung/Darstellung

Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.

Projektseite

miniLA

  • 32 Kanäle
  • 100 MHz Sampling Rate
  • 128 kSamples Speicher
  • Ankopplung über USB oder LPT
  • 5V-tolerante Eingänge

Der LA basiert auf einem Xilinx CPLD.

Projektseite
Artikel auf www.mikrocontroller.net

lekernel's USB Logic Analyzer

  • 24 Kanäle

Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da.

Projektseite

Sonstiges

In Planung: Mikrocontroller.net LA

Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:

In Planung: Logikanalysator mit Palm

In Planung, Brainstorming: Palm-Logicanalyzer


Microchip PICkit2

PICkit 2 Programmer Logic Tool Analyzer 3 Kanal bis 500 kHz