Logic Analyzer: Unterschied zwischen den Versionen
Stefan (Diskussion | Beiträge) K (→FPGA / CLPD) |
Stefan (Diskussion | Beiträge) |
||
Zeile 144: | Zeile 144: | ||
Links: | Links: | ||
* [http://www.sump.org/projects/analyzer/ Projektseite bei sump.org] | * [http://www.sump.org/projects/analyzer/ Projektseite bei sump.org] | ||
* [http://logicanalyzer.sourceforge.net/ LogicAnalyzer] is a framework as well as an application to operate a PC based logic analyzer. It's built using the Eclipse RCP and designed with extensibiliy in mind. Integrating devices, providing tools or creating completely new functionality is easy. The most prominent OpenSource logic analyzer hardware (namely the SUMP Logic Analyzer - and derivates such as the Open Workbench Logic Sniffer) work out of the box. It also serves as an example how easy it is to integrate new devices. (GPL) | * [http://logicanalyzer.sourceforge.net/ LogicAnalyzer] is a framework as well as an application to operate a PC based logic analyzer. It's built using the Eclipse RCP and designed with extensibiliy in mind. Integrating devices, providing tools or creating completely new functionality is easy. The most prominent OpenSource logic analyzer hardware (namely the SUMP Logic Analyzer - and derivates such as the [[Logic_Analyzer#OpenBench_Logic_Sniffer|Open Workbench Logic Sniffer]]) work out of the box. It also serves as an example how easy it is to integrate new devices. (GPL) | ||
=== eebit Logic Analyzer === | === eebit Logic Analyzer === |
Version vom 2. Juli 2010, 08:13 Uhr
Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer Selbstbau-Projekte.
AVR-basiert
LoLA
- 2002 von A. Hinrichs
- AT90S1200 Controller with a 2k-RAM
- ASM
LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2us to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost. With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows
Projektseite bei avrfreaks.net
AVR USB Logikanalysator
- 2006 B. Sauter
- Mega 32 & USBN9604
- 8-Bit
- 250kHz online, 1000 Samples @ 4MHz
- USB
http://www.mikrocontroller.net/topic/48559
µLab LA
- 2007 µLabs
- Mega 8
- 8-Bit, 24Mhz
- Ram zur Aufzeichnung
- LCD
- USB
- Software: Linux, zur Ausgabe von VCD
http://www.microlaboratories.com/?page_id=77 (Site down!)
Simple Logic Analyzer
- 8-channel
- 32kB SRAM
- RS232
- 2 MHz
- Software: Win GUI
http://antoniak.ep.com.pl/index.php?id=sla
SCANALOGIC
Version 1
- bis 4 Kanäle
- bis 4 Million Samples per second
- RS232 (bzw. USB-RS232)
- Windows-Software (Visual Basic)
- Software (AVR und Windows): Closed Source?
- Basis: Atmega16 und NAND-Gate
- http://www.ikalogic.com/scanalogic_home.php
Version 2 Lite (FREE) (in Entwicklung)
- bis 4 Kanäle
- bis 20 Million Samples per second
- Maximum sampling buffer 64K
- Bausatz zum Selbstaufbau
- http://www.ikalogic.com/scanalogic2/
Version 2 Pro (in Entwicklung)
- bis 4 Kanäle
- bis 20 Million Samples per second
- Maximum sampling buffer 256K
- Generator/Playback Modus
- USB HID mode
- Firmware upgrade feature
- Windows-Software (Visual Basic)
- Basis: Atmel AVR
- Aufgebaut und getestet
- http://www.ikalogic.com/scanalogic2/
MiniLog
Zur Zeit gibt es zwei Versionen, die sich hauptsächlich in der Samplerate und in der Speichergröße unterscheiden:
50 MSa/s Version
- 8 Kanäle
- 50 MSa/s
- 4k Samplespeicher
- Trigger auf beliebige Pegelkombinationen
- Basis ATMega644
- FT232 USB 115200 Baud
80 MSa/s Version
- 8 Kanäle
- 50 MSa/s
- 16k Samplespeicher (32k bei neuer Software)
- Trigger auf beliebige Pegelkombinationen
- Basis ATMega88 / ATMega48
- FT232 USB 500000 Baud
Weitere Infos und Diskussion:
FPGA / CLPD
SUMP Logic Analyzer
- 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz
- 200 MHz - 10 Hz Sampling Rate
- 256 KSamples Speicher (1 MByte)
- Ankopplung über RS232
- Java Software
Der SUMP Logic Analyzer hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.
Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.
Links:
- Projektseite bei sump.org
- LogicAnalyzer is a framework as well as an application to operate a PC based logic analyzer. It's built using the Eclipse RCP and designed with extensibiliy in mind. Integrating devices, providing tools or creating completely new functionality is easy. The most prominent OpenSource logic analyzer hardware (namely the SUMP Logic Analyzer - and derivates such as the Open Workbench Logic Sniffer) work out of the box. It also serves as an example how easy it is to integrate new devices. (GPL)
eebit Logic Analyzer
- 32 Kanäle
- 100 MHz Sampling Rate
- 65 KSamples Speicher pro Kanal (2 MByte)
- Ankopplung über ISA-Bus oder Parallelport
- 2 stufiger Trigger
- einfaches Windows-Programm zur Steuerung/Darstellung
Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.
miniLA
- 32 Kanäle
- 100 MHz Sampling Rate
- 128 kSamples Speicher
- Ankopplung über USB oder LPT
- 5V-tolerante Eingänge
Der LA basiert auf einem Xilinx CPLD.
Projektseite
Artikel auf www.mikrocontroller.net
lekernel's USB Logic Analyzer
- 24 Kanäle
Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da.
OpenBench Logic Sniffer
FPGA basierter LA, HW & SW ist offen (open source). Specs:
- 70MHz+ sample speeds
- 200Msps captures up to 100MHz waveforms on 16 channels
- 100Msps captures up to 50MHz waveforms on 32 channels
- 32 channels
- 8 channels with 24K sample depth
- 16 channels with 12K sample depth
- 32 channels with 6K sample depth
- 16 buffered, 5volt tolerant channels
- USB interface, USB powered
http://www.gadgetfactory.net/gf/project/butterflylogic/
Software in action:
PIC-basiert
PIC Logicx
PIC Logix (GPL, optional Standalone VGA Ausgabe, PIC24 or dsPIC33)
Parallelport LA
Bitte beachten: Derartige Parallelport LAs sind z.B. bei der Samplerate durch die PC-Hardware und das PC OS im Vergleich zu höherwertigen LAs eingeschränkt.
- The Fabulous Logic Analyzer (GPL, multiplatform, Simple I2C analyzer)
- Parallel port logic analyzer
- Simple Logic Analyser
- A logic analyzer using the PC's parallel port (Win32)
- 17 Channel Logic Analyzer By Elmue auf www.codeproject.com (Windows)
Open Source Software
The sigrok project aims at creating a portable, cross-platform, Free/Libre/Open-Source logic analyzer software that supports various (usually USB-based) logic analyzer hardware products. The code is licensed under the terms of the GNU GPL.
sigrok supported hardware:
- Saleae Logic (supported)
- EE Electronics XLA/ESLA100 (supported)
- ASIX SIGMA (partially supported)
- Openbench Logic Sniffer (work in progress)
- ZEROPLUS Logic Cube LAP-C (work in progress)
- CWAV USBee SX (coming up)
- Braintechnology USB-LPS (planned)
- Buspirate (planned)
- Intronix Logicport (planned)
Sonstiges
Vergleichstabelle Logic-Analyzer
- sigrok: Logic Analyzer Comparison (TODO: evtl. dort sowie hier Einträge synchronisieren)
In Planung: Mikrocontroller.net LA
Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:
In Planung: Logikanalysator mit Palm
In Planung, Brainstorming: Palm-Logicanalyzer