Analog-IO mit digitalen Bausteinen: Unterschied zwischen den Versionen
K (→Beispiel) |
Keine Bearbeitungszusammenfassung |
||
Zeile 30: | Zeile 30: | ||
== Links == | == Links == | ||
* Artikel zur PWM-Glättung: [[PWM-Glättung/Digital-Analog-Wandlung mit RC-Tiefpass|1-Bit Analog | * Artikel zur PWM-Glättung: [[PWM-Glättung/Digital-Analog-Wandlung mit RC-Tiefpass|1-Bit Digital-Analog-Wandlung]] | ||
* [[AD-Wandler]] | * [[AD-Wandler]] | ||
* [[Soft-PWM]] | * [[Soft-PWM]] |
Version vom 3. Januar 2013, 21:12 Uhr
Oft werden bei der Nutzung digitaler Bausteine einfache Analogeingaben oder -ausgaben benötigt, um langsame Signale zu erfassen. Nicht immer lohnt dabei der Einsatz eines AD-Wandlers, weil er zu teuer ist bzw. nicht mehr nachgerüstet werden kann oder mehrere Kanäle benötigt werden, die zuviel Platz beanspruchen, oder zuviele Pins belegen würden.
Im Artikel werden Funktionen aufgezeigt, die mit maximal 2 Pins auskommen.
Einfacher 1pin-DAC
Die Ausgabe erfolgt mit einer PWM mit anschließender Filterung. Diese kann mit einem RC-Glied, einen T-Filter oder einem Aktivfilter.
Einfacher 1pin ADC
Durch Anwendung eines Komparators, mit einer Rauschquelle gespeist wird, kann ein 1-Bit-Digitalsignal generiert werden, welche durch Filterung mit einem Dezimations-SINC-Filter in einen digitalen Wert überführt werden kann. (Mehr dazu folgt)
Kombinierter 2pin DAC ADC
In Erweiterung der beiden o.g. Methoden kann für niedrige Frequenzen eine Regelung gebaut werden, die einem analogen Eingangssignal folgen kann. Dazu wird mit einem internen Komparator entschieden, ob die per PWM erzeugte externe Analogspannung die eingespeiste Messspannung über- oder unterschritten hat und diese entsprechend angepasst. Die Nachführung der Regelung muss langsamer geschehen, als die Änderungsgeschwindkeit, die durch die Bandbreite PWM-Glättung gegeben ist.
Insgesamt ist diese Schaltung etwas schneller, als die Lösung mit unkontrolliertem Rauschen.
Beispiele
Ultraschall
Mit o.g. Schaltung können bei einem FPGA mit 50MHz eine genügend gute PWM mit <10% ripple erzeugt und letztlich 50kHz pro Pin mit einer Auflösung besser als 1% gescannt werden. Die Schaltung ist so in einer Applikation seit mehren Jahren im Gebrauch. Die OPs sind in einem Mehrfachgehäuse zusammengefasst, dazu wird ein analoges Notch-Vorfilter nach dem Komparator benutzt.
Consumer-Audio
Mit den heute üblichen Taktfrequenzen von FPGAs können leicht PWM-Ausgaben von 100MHz erzeugt werden, die auch mit einfachen Filtern gut auf ein akzeptables Rauschniveau herabgesetzt werden können. Die Überabtastung von >10000 schafft genug head room für ein Filter entsprechender Dämpfung. Bei 10KHz-Grenzfrequenz sind im wichtigen Bereich Klangqualitäten von >6Bit (5kHz) bis zu 10Bit (50Hz) zu erreichen, was für einfache Tonausgaben und Sprache absolut reicht.
Links
- Artikel zur PWM-Glättung: 1-Bit Digital-Analog-Wandlung
- AD-Wandler
- Soft-PWM
- OneBitSound