Glossar

Inhaltsverzeichnis A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

A

ABI

Application Binary Interface: Das Binärinterface, das zum Datenaustausch verwendet wird, z.B. die Registerverwendung in einer Funktion und für Parameterübergabe, Datenablage, Strukturlayout, etc. Jeder Compiler erzeugt Code nach einer bestimmten ABI, so daß der Code aus unterschiedlichen Modulen und Bibliotheken zusammenpasst. Beim Mischen von Hochsprachen mit (Inline-)Assembler muss auf ABI-Konformität geachtet werden. Compiler-Schalter können das ABI beeinflussen. Beispiel: -fpack-struct beim GCC.

ADC

Analog Digital Converter. Im Deutschen auch 'ADU'.

ADSR

Attack Decay Sustain Release. Ein Amplitudenverlauf als Hüllkurve, die hauptsächlich in der elektronischen Musik - aber auch bei der Verhaltensbeschreibung von Regelersystemen verwendet wird

AGC

Automatic Gain Control. Ein Schaltkreis oder eine Software zur selbsttätigen Verstärkungsanpassung in Form einer Regelung.

ARM

Advanced RISC Machine. Eine Mikrocontrollerfamilie des Types RISC ("reduced instruction set") bzw. die Firma, die diese designt und lizensiert.

AVR

Eine Mikrocontrollerfamilie von Atmel. Der Ursprung des Namens ist unklar.

B

BGA

Ball Grid Array: Eine Gehäuseform für ICs.

Bit

Binary Digit: Kleinste Informationseinheit, siehe Bitmanipulation.

BNC

Bajonet Nut Connector: Ein Steckverbinder für Koaxialkabel.

BPM

Beats per mminute: Anzahl der Herzschgläge bei Cardio-Applikationen / Zahl der Schlagzeugschläge je Minute in der Musik

BPS

Bits per second: Anzahl der Bits je Sekunde, Masszahl für die Übertragungsgeschwindigkeit / Bandbreite

BSDL

Boundary Scan Description Language: Eine Sprache für boundary scan-basiertes Testen und Debuggen.

C

C

Eine weit verbreitete Programmiersprache.

CAN

Controller Area Network: Ein Netzwerk für kleine Mikrocontroller, ursprünglich für die Automobilbranche entwickelt.

CCD

Charge Coupled Devices: (Ladungsverkoppelte Bauteile), eine Bezeichung für Bildsensoren

CDS

Component Design Specification: formelle Designbeschreibung

CLB

Configurable Logic Block: elementares konfigurierbares Logikelement in PLDs

CMB

Command Management Block: der Befehlsinterpreter in einer CPU-Plattform, meist im Bereich der Kommunikationsschnittstelle, auch CMI

CMT

Clock Management Tile: Ein takterzeugendes Element in einem (Xilinx)-FPGA

CNC

Computerized Numerical Control: Computer gesteuerte Steuerung, z.B. bei Werkzeugmaschinen

CPLD

Complex Programmable Logic Device: Ein programmierbarer Logikbaustein

CRS

Component Requirement Specification: formelle Anforderungsspezifikation

D

DAC

Digital to Analog Converter

DCC

Digital Command Control: Standard zur digitalen Steuerung von Modelleisenbahnen

DCM

Digital to Clock Manager

DDC

Digital to Down Conversion: Abtastfrequenzverringerung in der Signalverarbeitung

DDR

Double Data Rate: doppelte Datenrate, oft in Verbindung mit RAMs verwendet

DMX

Protokoll zur Steuerung von Lichteffektgeräten

DUC

Digital to Up Conversion: Abtastfrequenzerhöhung in der Signalverarbeitung

DRC

Design Rule Check, ein Prüfvorgang auf Fehler in einem PCB-Layout

DTMF

Dual Tone Multiple Frequency: Tonwahlverfahren im Telephon.

DUC

Digital to Up Conversion: Abtastfrequenzerhöhung in der Signalverarbeitung

E

EEPROM

Electrical Erasable and Programmable Read Only Memory: Ein nichtflüchtiger Speicher.

EMV

Elektromagnetische Verträglichkeit: Beschreibt das Verhalten von Geräten bezüglich Aussenden von elektromagetischen Störungen und die Toleranz bezüglich Einstrahlung eben dieser.

ERC

Electrical Rule Check, ein Prüfvorgang auf Fehler in einem PCB-Layout, bzw einem Schaltplan.

F

FBGA

Fine Ball Grid Array: Eine Gehäuseform für ICs.

FEC

Forward Error Correctopn: Fehlerkorrektur

FEM

Finite Elemente Methode: Stützstellenapproximation

FFT

Fast Fourier Transformation: Ein Algorithmus zur effizienten Berechnung der Diskreten Fourier-Transformation für den Fall gleicher Zeitabstände der Eingabewerte und einer Zweierpotenz als Anzahl der Eingabewerte. Die Fourier-Transformation bildet eine Funktion auf ihr Frequenzspektrum ab, was vielfach in der Signalverarbeitung Anwendung findet neben anderen Transformationen wie Laplace-Transformation, Wavelet-Transformation oder Z-Transformation.

FIFO

First In First Out: Eine Organisationsform für einen Zwischenspeicher.

FOC

Field Oriented Control, englisch für feldorientierte Regelung (bei Motoren)

FPGA

Field Programmable Gate Array: Ein programmierbarer Logikbaustein.

FPU

Floating Point Unit: Teil eines Prozessors der Berechnungen mit Gleitkommazahlen unterstützt.

FSM

Finite State Machine, englisch für Zustandsautomat, eine Schaltung, die einen Ablauf in einem Controller realisiert

G

GFR

General Function Register: s.u.

GPR

General Purpose Register: Arbeitsregister eines Prozessors. Bei vielen Architekturen müssen Daten in solche Register geladen werden, um sie bearbeiten zu können. Bei AVR sind das die Register R0 – R31

GMI

GMII

Gigabit Media Independent Interface, ein MII für Gigabit-PHYs

GPS

Global Positioning System

GSM

Global System for Mobile Communications: Das Mobilfunknetz der zweiten Generation (auch 2G genannt). Darüber können Gespräche (circuit switched) und Daten (packet switched, GPRS) übertragen werden.

GTP

Gigabit Transceiver Port: Ein high speed port bei FPGAs

H

HF

Hochfrequenz

HIL

→ Wikipedia: Hardware in the Loop.

I

IIR

Infinite Impulse Response: Bezeichnet ein bestimmte Sorte von Filtern, mit unendlicher Sprungantwort.

ISA

Instruction Set Architecture: Registerstruktur und Befehlssatz eines Prozessors/Mikrocontrollers bzw. einer Prozessorfamilie.

ISP

In System Programming: Der Mikrocontroller wird direkt auf der Zielhardware programmiert.

ISR

Interrupt Service Routine: Ein Programmstück, das nach Eintreten eines bestimmten Ereignisses ausgeführt wird. Siehe Interrupt.

IRQ

Interrupt Request: Ein Ereignis, das einen Interrupt auslöst. In der Regel wird die Programmausführung unterbrochen und ein spezielles Programmstück, eine ISR, ausgeführt und danach zum ursprünglichen Programmcode zurückgekehrt. Viele IRQs können aktiviert oder deaktiviert werden.

J

JTAG

Joint Test Action Group: Eine Funktion für komplexe ICs, um diese im aufgelöteten Zustand zu prüfen bzw. zu programmieren und debuggen (Mikrocontroller).

K

KDE

Oberfläche bei Linux

L

LP

Low Pass (filter): Englisch für TiefpassFilter

LSB

Least Significant Byte: Das niederwertigste Byte in einem Datenwort mit mehreren Bytes. Je nach Zusammenhang aber auch

Least Significant Bit: niederwertigstes Bit.

M

MAC

Media Access Controller: Bezeichnung für die Logik, die einen Baustein steuert, meist im Zusammenhang mit Ethernet verwendet

MCB

Main Control Block: Eine allgemeine Bezeichnung für die zentrale Steuerlogik in einem System

Memory Controller Block: Abkürzung für einen Speichercontroller z.B. in einem FPGA

MCU

Main Control Unit: Die zentrale Steuerlogik in einem System, auch CPU

Micro Controller Unit: allgeine Bezeichnung für einen Prozessor

MIG

Memory Interface Generator: Eine Software, die ein Speicherinterface in FPGAs konfiguriert

MII

Media Independent Interface, ein allgemeines, bausteinunabhängiges Interface, oft in Verbindung mit Ethernet-PHYs

MIPS

Million instructions per second

Microprocessor without interlocked pipeline stages.

MMC

Multi Media Card: Eine kleine Speicherkarte

MSB

Most Significant Byte: Das höchstwertige Byte in einem Datenwort mit mehreren Bytes. Je nach Zusammenhang aber auch

Most Significant Bit: höchstwertiges Bit.

MODBUS

Ein älteres, aber immer noch oft eingesetztes Busprotokoll für serielle Verbindungen

N

NCO

Numeric Controlled Oscillator. Ein mathematisch arbeitender Schwingkreis - siehe auch DDS.

O

OCDS

On Chip Debug Support

P

PAM

Pulse Amplituden Modulation: Umsetzung eines Wertes auf analoge Spannungszustände, z.B. bei Ethernet

PCM

Pulse Code Modulation: Umsetzung eines Wertes auf 1-Bit Signal, auch ein Datenformat

PDM

Pulse Dichte Modulation: Umsetzung eines Wertes auf 1-Bit Signal

PFC

Power Factor Correction: Eine Schaltung, die Blindleistung kompensiert

PHY

Bezeichnung für einen physikalischen Chip, oft im Zusammenhang mit Ethernet verwendet

PLL

Phase Locked Loop: Eine Schaltung, die einen Ausgangstakt mit definierter Phaselage zu einem Eingangstakt generiert.

PSU

Power Supply Unit: Bezeichnung für die Stromversorgungseinheit

PWM

Pulse Weiten Modulation: Umsetzung eines Wertes auf 1-Bit Signal

Q

QAM

Qadratur Amplituden Modulation: Modulation eines Analogsignals mit einem Quadratursignal (IQ).

QDR

Qadruple Data Rate: Eine Speicherzugriffstechnik mit 4 Daten je Takt, siehe RAMs.

R

RS232

Recommended Standard 232: Eine Definition zur seriellen Datenübertragung, eng gekoppelt an UART.

RCD

Residual Current protective Device, neudeutsch für Fehlerstromschutzschalter.

RISC

Reduced Instruction Set Computer. Designstrategie für den Befehlssatz von Prozessoren und Microcontrollern, die einfache Befehle bevorzugt.

S

SAR

Synthetic Aperture Radar: Eine Messwertverarbeitungsmethodik in der Radartechnik, bei der durch reale oder virutelle Positionsvariation eine künstlich vergrösserte "Blende" benutzt werden kann, wodurch sich der Empfangsbereich stark vergrössert.

SDR

Software Defined Radio: Allgemeine Bezeichung für mathematisch per Software erzeugte und modulierte elektromagnetische Wellen in der HF-Technik, speziell der Funkdatenübertragung und Radartechnik.

SOC

System On Chip: Bezeichung für die Erzeugung ganzer computerähnlicher Rechnersysteme auf programmierbaren Schaltkreisen wie FPGAs

SFR

Special Function Register: Hardware-Register, über die interne und externe Peripherie eines Prozessors/Mikrocontrollers konfiguriert wird, und über die Daten ausgetauscht werden. IO-Ports werden z.B. auf bestimmte SFRs abgebildet, auf die dann mit speziellen Befehlen zugegriffen werden kann.

T

TTL

Transistor-Transistor-Logik.

U

UART

Universal Asynchronus Receiver and Transmitter: Ein Modul in Mikrocontrollern oder PCs zum seriellen Datenaustausch.

USB

Universal Serial Bus : Ein standardisiertes 1-wire-Protokoll, das vorwiegend bei PCs verwendet wird. Bandbreite beträgt bis 5Gbit.

V

VCO

Voltage Controlled Oscillator

W

WDT

Watch Dog Timer

Z

Z

In der HF-Technik das Formelzeichen für den Wellenwiderstand.