Log in
Join

Neuigkeiten
Artikel
Forum

▶ Dieser Artikel

Seite
Diskussion
Quelltext anzeigen
Versionsgeschichte

▶ Benutzer

Benutzerkonto erstellen
Anmelden

▶ Suche

▶ Werkzeuge

Links auf diese Seite
Änderungen an verlinkten Seiten
Atom
Spezialseiten

Taktung FPGA/CPLD: Versionsgeschichte

Logbücher dieser Seite anzeigen

Wechseln zu: Navigation, Suche

Versionen filternAusklappenEinklappen

Bis Datum:

Markierungs-Filter:

Auswahl des Versionsunterschieds: Markiere die Radiobuttons der zu vergleichenden Versionen und drücke die Eingabetaste oder die Schaltfläche am unteren Rand.
Legende: (Aktuell) = Unterschied zur aktuellen Version, (Vorherige) = Unterschied zur vorherigen Version, K = Kleine Änderung

(neueste | älteste) Zeige (jüngere 50 | ältere 50) (20 | 50 | 100 | 250 | 500)

5. Oktober 2023

AktuellVorherige 22:5422:54, 5. Okt. 2023‎ Engineer Diskussion Beiträge‎ K 12.593 Bytes +128 Bytes‎ →‎Einleitung

17. Oktober 2018

AktuellVorherige 16:2516:25, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 12.465 Bytes +29 Bytes‎ →‎Phase Shift
AktuellVorherige 16:2516:25, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 12.436 Bytes +7 Bytes‎ →‎Clock Skew: Hierarchie
AktuellVorherige 16:2316:23, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 12.429 Bytes +2 Bytes‎ →‎Umsetzung in VHDL: Hierarchie
AktuellVorherige 16:2116:21, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 12.427 Bytes +809 Bytes‎ →‎Taktdomänenübergänge
AktuellVorherige 16:1016:10, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 11.618 Bytes +228 Bytes‎ →‎Phase Shift: change 4
AktuellVorherige 16:0816:08, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 11.390 Bytes +819 Bytes‎ →‎Grundanforderungen Taktnetzwerk: change 3
AktuellVorherige 15:5915:59, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 10.571 Bytes +464 Bytes‎ →‎Grundanforderungen Taktnetzwerk: change 2
AktuellVorherige 15:4815:48, 17. Okt. 2018‎ Engineer Diskussion Beiträge‎ K 10.107 Bytes +74 Bytes‎ →‎Einleitung: change 1

18. Dezember 2015

AktuellVorherige 12:5412:54, 18. Dez. 2015‎ 192.35.17.17 Diskussion‎ 10.033 Bytes 0 Bytes‎ Tippfehler

19. Februar 2015

AktuellVorherige 18:1818:18, 19. Feb. 2015‎ 82.82.76.47 Diskussion‎ 10.033 Bytes +1 Byte‎ Schreibfehler

12. Oktober 2013

AktuellVorherige 19:5119:51, 12. Okt. 2013‎ 93.128.244.192 Diskussion‎ 10.032 Bytes 0 Bytes‎ →‎Grundanforderungen Taktnetzwerk

13. September 2013

AktuellVorherige 14:3214:32, 13. Sep. 2013‎ 95.117.156.232 Diskussion‎ 10.032 Bytes 0 Bytes‎ Schreibfehler korrigiert

15. August 2013

AktuellVorherige 08:3608:36, 15. Aug. 2013‎ 109.193.35.93 Diskussion‎ 10.032 Bytes 0 Bytes‎ typo

5. Juli 2013

AktuellVorherige 21:2321:23, 5. Jul. 2013‎ 87.166.128.219 Diskussion‎ 10.032 Bytes +307 Bytes‎ →‎Clock Skew
AktuellVorherige 21:1721:17, 5. Jul. 2013‎ 87.166.128.219 Diskussion‎ 9.725 Bytes +497 Bytes‎ →‎Grundanforderungen Taktnetzwerk
AktuellVorherige 21:1221:12, 5. Jul. 2013‎ 87.166.128.219 Diskussion‎ 9.228 Bytes +37 Bytes‎ →‎Einleitung
AktuellVorherige 19:0919:09, 5. Jul. 2013‎ 188.109.28.93 Diskussion‎ 9.191 Bytes +1 Byte‎ →‎Kombinatorik im Taktpfad

23. Juni 2013

AktuellVorherige 21:3021:30, 23. Jun. 2013‎ Andreas Diskussion Beiträge‎ K 9.190 Bytes +23 Bytes‎ Textersetzung - „<vhdl>“ durch „<syntaxhighlight lang="vhdl">“
AktuellVorherige 21:2921:29, 23. Jun. 2013‎ Andreas Diskussion Beiträge‎ K 9.167 Bytes +11 Bytes‎ Textersetzung - „</vhdl>“ durch „</syntaxhighlight>“

10. Juni 2012

AktuellVorherige 15:1915:19, 10. Jun. 2012‎ 92.74.94.7 Diskussion‎ 9.156 Bytes +17 Bytes‎ →‎Kombinatorik im Taktpfad

9. Juni 2012

AktuellVorherige 18:0218:02, 9. Jun. 2012‎ Haku Diskussion Beiträge‎ K 9.139 Bytes +2 Bytes‎ →‎Kombinatorik im Taktpfad

8. Juni 2012

AktuellVorherige 10:3810:38, 8. Jun. 2012‎ Falk Diskussion Beiträge‎ 9.137 Bytes +90 Bytes‎ →‎Asynchrone Clock Leitung

7. Juni 2012

AktuellVorherige 23:4523:45, 7. Jun. 2012‎ 88.67.141.1 Diskussion‎ 9.047 Bytes +1.149 Bytes‎ →‎Kombinatorik im Taktpfad: Time To Digital Conversion
AktuellVorherige 23:4123:41, 7. Jun. 2012‎ 88.67.141.1 Diskussion‎ 7.898 Bytes +506 Bytes‎ →‎Kombinatorik im Taktpfad: asynchrones clock pipelining

6. Juni 2012

AktuellVorherige 08:0708:07, 6. Jun. 2012‎ Falk Diskussion Beiträge‎ 7.392 Bytes +4 Bytes‎ →‎Kombinatorik im Taktpfad

25. August 2011

AktuellVorherige 10:5010:50, 25. Aug. 2011‎ Freiburger Diskussion Beiträge‎ 7.388 Bytes +150 Bytes‎ →‎Clock Skew

23. Mai 2010

AktuellVorherige 10:5410:54, 23. Mai 2010‎ Falk Diskussion Beiträge‎ 7.238 Bytes +50 Bytes‎ →‎Beispiele
AktuellVorherige 10:5210:52, 23. Mai 2010‎ Falk Diskussion Beiträge‎ K 7.188 Bytes −238 Bytes‎ →‎Beispiele
AktuellVorherige 10:4910:49, 23. Mai 2010‎ Falk Diskussion Beiträge‎ 7.426 Bytes +4 Bytes‎ →‎Taktmultiplexer

13. März 2010

AktuellVorherige 21:4721:47, 13. Mär. 2010‎ Andreas Diskussion Beiträge‎ K 7.422 Bytes +6 Bytes‎ Textersetzung - „z.B.“ durch „z. B.“

19. Dezember 2009

AktuellVorherige 19:2819:28, 19. Dez. 2009‎ Andreas Diskussion Beiträge‎ 7.416 Bytes −91 Bytes‎ →‎Kombinatorik im Taktpfad: toter Link

8. September 2009

AktuellVorherige 08:0108:01, 8. Sep. 2009‎ 217.91.116.57 Diskussion‎ 7.507 Bytes +238 Bytes‎ →‎Beispiele

3. April 2008

AktuellVorherige 09:5209:52, 3. Apr. 2008‎ 77.234.34.134 Diskussion‎ 7.269 Bytes +18 Bytes‎ →‎Clock Enable
AktuellVorherige 09:5109:51, 3. Apr. 2008‎ 77.234.34.134 Diskussion‎ 7.251 Bytes +4 Bytes‎ →‎Clock Enable

12. Dezember 2007

AktuellVorherige 17:3817:38, 12. Dez. 2007‎ 217.115.75.230 Diskussion‎ 7.247 Bytes +65 Bytes‎ →‎Grundanforderungen Taktnetzwerk

1. Dezember 2007

AktuellVorherige 18:4018:40, 1. Dez. 2007‎ Andreas Diskussion Beiträge‎ K 7.182 Bytes −9 Bytes‎ Keine Bearbeitungszusammenfassung
AktuellVorherige 16:0416:04, 1. Dez. 2007‎ 87.166.224.26 Diskussion‎ 7.191 Bytes +240 Bytes‎ →‎Umsetzung in VHDL
AktuellVorherige 16:0116:01, 1. Dez. 2007‎ 87.166.224.26 Diskussion‎ 6.951 Bytes +1 Byte‎ →‎Clock Enable

19. Oktober 2007

AktuellVorherige 20:2120:21, 19. Okt. 2007‎ FPGAküchle Diskussion Beiträge‎ 6.950 Bytes +82 Bytes‎ typos;Gliederung
AktuellVorherige 20:1220:12, 19. Okt. 2007‎ 217.235.85.134 Diskussion‎ 6.868 Bytes +20 Bytes‎ →‎Gated Clock

21. August 2007

AktuellVorherige 11:4911:49, 21. Aug. 2007‎ 84.184.164.61 Diskussion‎ 6.848 Bytes 0 Bytes‎ →‎Grundanforderungen Taktnetzwerk

17. August 2007

AktuellVorherige 14:2214:22, 17. Aug. 2007‎ Andreas Diskussion Beiträge‎ 6.848 Bytes +11 Bytes‎ →‎Umsetzung in VHDL

20. Juli 2007

AktuellVorherige 15:2115:21, 20. Jul. 2007‎ FalkB Diskussion Beiträge‎ 6.837 Bytes +547 Bytes‎ →‎Umsetzung in VHDL
AktuellVorherige 15:0615:06, 20. Jul. 2007‎ FalkB Diskussion Beiträge‎ K 6.290 Bytes +41 Bytes‎ →‎Clock Enable
AktuellVorherige 15:0115:01, 20. Jul. 2007‎ FalkB Diskussion Beiträge‎ K 6.249 Bytes 0 Bytes‎ →‎Derived Clock

9. Juli 2007

AktuellVorherige 07:5507:55, 9. Jul. 2007‎ FalkB Diskussion Beiträge‎ K 6.249 Bytes 0 Bytes‎ →‎Unsetzung in VHDL
AktuellVorherige 07:5407:54, 9. Jul. 2007‎ FalkB Diskussion Beiträge‎ 6.249 Bytes +3.459 Bytes‎ Wesentliche Überarbeitung

15. Dezember 2006

AktuellVorherige 23:2623:26, 15. Dez. 2006‎ 85.125.60.58 Diskussion‎ 2.790 Bytes +105 Bytes‎ →‎Gated Clock
AktuellVorherige 10:2010:20, 15. Dez. 2006‎ 194.120.84.9 Diskussion‎ 2.685 Bytes +517 Bytes‎ →‎Gated Clock: "gated clock sind ... Schalter" war missverständlich

(neueste | älteste) Zeige (jüngere 50 | ältere 50) (20 | 50 | 100 | 250 | 500)

Abgerufen von „https://www.mikrocontroller.net/articles/Taktung_FPGA/CPLD“