VHDL Code Style und DO-254: Versionsgeschichte

30. September 2018

• AktuellVorherige 14:2314:23, 30. Sep. 2018‎ Fpgakuechle Diskussion Beiträge‎ K 21.418 Bytes −112 Bytes‎ Formatierung, ISBN ergänzt, persönliche Revisionsinfo entfernt

27. September 2018

• AktuellVorherige 16:3216:32, 27. Sep. 2018‎ Engineer Diskussion Beiträge‎ K 21.530 Bytes +1.084 Bytes‎ →‎Vermeide gemischte Groß-/Kleinschreibung zur Unterscheidung (DR2)

26. September 2018

• AktuellVorherige 09:0009:00, 26. Sep. 2018‎ Holgerkraehe Diskussion Beiträge‎ 20.446 Bytes +8 Bytes‎ →‎Vermeide mehrfache Signalkurven - Avoid Multiple Waveforms (SS5)
• AktuellVorherige 08:5708:57, 26. Sep. 2018‎ Holgerkraehe Diskussion Beiträge‎ 20.438 Bytes +1 Byte‎ →‎Deklariere Objekte vor Nutzung (CP13)
• AktuellVorherige 08:5508:55, 26. Sep. 2018‎ Holgerkraehe Diskussion Beiträge‎ 20.437 Bytes 0 Bytes‎ →‎Stelle sicher, dass alle FSM einheitlich codiert sind (CP5)

19. September 2018

• AktuellVorherige 07:1407:14, 19. Sep. 2018‎ Dzo pf Diskussion Beiträge‎ 20.437 Bytes +2 Bytes‎ →‎Stelle sicher das Unterprogramme ordentlich sind (CP9)
• AktuellVorherige 07:1407:14, 19. Sep. 2018‎ Dzo pf Diskussion Beiträge‎ 20.435 Bytes +1 Byte‎ →‎Stelle sicher das die Sensitivity list vollständig ist (CP8)

18. September 2018

• AktuellVorherige 22:5622:56, 18. Sep. 2018‎ Engineer Diskussion Beiträge‎ K 20.434 Bytes +185 Bytes‎ →‎Taktübergange - Clock Domain Crossing (CDC)
• AktuellVorherige 22:1422:14, 18. Sep. 2018‎ Engineer Diskussion Beiträge‎ K 20.249 Bytes +1.397 Bytes‎ →‎Vermeide tiefe kombinatorische Verschaltungen (SS19): Anmerkung zu Strahlungswirkung und langen Pfaden
• AktuellVorherige 21:5721:57, 18. Sep. 2018‎ Engineer Diskussion Beiträge‎ K 18.852 Bytes +1.005 Bytes‎ →‎Checkliste für FPGA (VHDL)-Designs (nach DO-254): erweitert JS
• AktuellVorherige 21:4521:45, 18. Sep. 2018‎ Engineer Diskussion Beiträge‎ K 17.847 Bytes +13 Bytes‎ →‎Vermeide Register ohne Reset (SS14): sprachliches

23. April 2016

• AktuellVorherige 22:2022:20, 23. Apr. 2016‎ 185.17.206.125 Diskussion‎ 17.834 Bytes +2 Bytes‎ das -> dass !
• AktuellVorherige 22:1722:17, 23. Apr. 2016‎ 185.17.206.125 Diskussion‎ 17.832 Bytes +9 Bytes‎ Schreibfehler und Kommasetzung korrigiert

18. November 2015

• AktuellVorherige 06:2006:20, 18. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 17.823 Bytes +684 Bytes‎ →‎VHDL Schreibstil - Coding Practice (CP): Erläuterungen detaillierter

15. November 2015

• AktuellVorherige 19:2119:21, 15. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ K 17.139 Bytes +109 Bytes‎ →‎Grundsätzliches zur DO-254: jahr, Titel ergänzt
• AktuellVorherige 19:1919:19, 15. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 17.030 Bytes +1.220 Bytes‎ →‎Taktübergange - Clock Domain Crossing (CDC): Begründung ergänzt

14. November 2015

• AktuellVorherige 08:5208:52, 14. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 15.810 Bytes +769 Bytes‎ →‎Vermeide Schlangengleiche Verdrahtungen (SS19): Erläuterung ergänst

12. November 2015

• AktuellVorherige 07:1407:14, 12. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 15.041 Bytes +504 Bytes‎ →‎Vermeide Logik ohne Treiber oder Nutzung (SS17): Begründung ergänzt

11. November 2015

• AktuellVorherige 06:5006:50, 11. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 14.537 Bytes +455 Bytes‎ →‎Vermeide Kombinatorische Rückkoppelungen (SS3): *Beispiel u. Begründung

10. November 2015

• AktuellVorherige 01:1501:15, 10. Nov. 2015‎ 87.178.122.136 Diskussion‎ 14.082 Bytes +280 Bytes‎ →‎Checkliste für FPGA (VHDL)-Designs (nach DO-254): Ins Deutsche übersetzt und lesbar gemacht - hoffentlich sinnerfüllt

9. November 2015

• AktuellVorherige 22:2722:27, 9. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 13.802 Bytes +1.858 Bytes‎ Mehr Einordnung; Einleitung SS-14 detailierter

8. November 2015

• AktuellVorherige 21:1721:17, 8. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 11.944 Bytes +257 Bytes‎ →‎Vermeide Register ohne Reset (SS14): Ausnahmen und Behandlung dieser ergänzt

7. November 2015

• AktuellVorherige 16:3516:35, 7. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 11.687 Bytes +3 Bytes‎ typos

6. November 2015

• AktuellVorherige 22:0622:06, 6. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ K 11.684 Bytes +337 Bytes‎ →‎Checkliste für FPGA (VHDL)-Designs (nach DO-254): Verdeutlichung DO-254 ist für Designs mit erhöhten Sicherheitsstandards
• AktuellVorherige 21:4521:45, 6. Nov. 2015‎ Fpgakuechle Diskussion Beiträge‎ 11.347 Bytes +651 Bytes‎ →‎Vermeide mehrfache Wellenformen (SS5): Ausführlich, Hinweis auf Überstzungshürden; missmatch Simu und Synthese

19. April 2015

• AktuellVorherige 15:4515:45, 19. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 10.696 Bytes −4 Bytes‎ →‎Stelle sicher das die Zustandsübergänge sicher sind (CP6): typo
• AktuellVorherige 15:4315:43, 19. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 10.700 Bytes +721 Bytes‎ →‎Stelle sicher das die Zustandsübergänge sicher sind (CP6): +bsp

17. April 2015

• AktuellVorherige 05:1105:11, 17. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 9.979 Bytes 0 Bytes‎ →‎Vermeide vectorlängenabhängige Zuweisungen (CP4): typo

13. April 2015

• AktuellVorherige 05:5705:57, 13. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 9.979 Bytes +407 Bytes‎ Einleitung
• AktuellVorherige 05:1605:16, 13. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 9.572 Bytes +45 Bytes‎ +Kat

8. April 2015

• AktuellVorherige 09:4309:43, 8. Apr. 2015‎ 217.86.180.189 Diskussion‎ 9.527 Bytes +310 Bytes‎ Typos, format

7. April 2015

• AktuellVorherige 19:5019:50, 7. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 9.217 Bytes +209 Bytes‎ Formatierung,typos
• AktuellVorherige 19:3519:35, 7. Apr. 2015‎ Fpgakuechle Diskussion Beiträge‎ 9.008 Bytes +9.008 Bytes‎ Erstfassung